加法器数字电子技术课程设计课题论文.docVIP

两位十进制加法器 一、确定课题 二、原理总概述 三、各单元模块介绍（转换模块、运算模块、显示模块） 四、仿真和实物图 五、总结（收获与体会、元件明细表、参考资料） 一、确定课题 在本次课程设计中，我们选择的题目是“多位数据加法器”，在确定题目的过程中，我们就以下两个问题进行了讨论： 1、选择十进制还是八进制。 2、选择两位还是三位或者三位以上的加法器。 对于第一个问题，我们认为所设计的实物应尽量接近实际，对于一个加法器，类似于一个计算器，显然在现实生活中的计算器都是十进制的，所以我们确定选择十进制。 对于第二个问题，经过简单的原理分析（详见以下的原理分析），通过对比，三位和两位在技术上并没有多大的区别，三位的只是在百位数上做了一次重复，所以决定做两位数的加法器。 至此，我们就确定了小组的题目是两位十进制数加法器。 二、原理总概述 本课题设计采用所学基本数字电子常用器件完成简单加法运算，验证所学基本常识和芯片用途。完成加法运算，首先进行加数与被加数的输入实现；然后利用数制转换原理设计转换电路分别对加数和被加数实现数制转换；进而，利用常用全加器芯片的多片级联完成加法运算和数码修正；最后，选用数码管显示结果。以中规模集成芯片74HC147（10线-4线编码器）、74LS283（四位二进制全加器）作为两位十进制加法器的核心运算器，使用数字键输送原始数据，结果由数码管和LED灯直观显现，实现两位十进制加数被加数的加计算。 关键字：十进制、加法、编码器、译码、BCD码、74HC147、74LS283 所用到的软件：Word(论文报告）、Multisim（仿真）等。 系统流程框图： 以下将把该设计分成三个模块介绍：转换模块、运算模块、译码显示模块。 三、各单元模块介绍 （一）转换模块 1.10线-4线编码器74147： 2.十进制数转8421BCD码原理 编码原理:将表示十进制数0，1，2，3，4，5，6，7，8，9的十个信号先编成二进制代码的电路，称为二-十进制编码器。输出所用的代码是8421BCD码，故也称为8421BCD码编码器。 S0～S9代表是个按键，与自然数0～9的输入键相互对应。S0～S9均为高电平时，表示无编码申请。当按下S0～S9中任一键时，表示有编码申请，对其进行编码，相应的输入以低电平的形式出现，故此编码器为输入低电平有效。 例如按下开关S5，相应的输出为A3A2A1A0=0101。 最后得到十个按键输入的电路图如下所示： 图2 十个按键输入的电路图 （二）、运算模块 1. 四位二进制超前进位加法器74LS283： ： 2、8421BCD码加法运算及数码校验 这部分是使用四位加法器构成的一位8421BCD码的加法器。8421BCD码是用4位二进制数表示1位十进制数，4位二进制数内部为二进制，8421BCD码之间是十进制，即逢十进一。 而四位二进制加法器是按四位二进制数进行运算，即逢十六进一。二者进位关系不同。 当四位二进制数加法器74LS283完成这个加法运算时，要用两片74LS283。第一片完成加法运算，第二片完成修正运算。 8421BCD码的加法运算时十进制运算，而当和数大于9时，即S4S3S2S1＞1001时， 8421BCD产生进位，而此时十六进制则不一定产生进位，因此需对二进制和数进行修正，即加上6（0110），让其产生一个进位。当S4S3S2S1≤1001（即和数小于等于9）时，则不需要修正说或者说加上0（即0000）。 将大于9的项用卡诺图表示，还要考虑到，若相加产生进位，则同样出现大于9的结果，综合考虑，可得需要进行修正和数的条件为： L＝C3＋S3S2＋S3S1＝C3·S3S2·S3S1 1 1 1 1 1 1 图4 和数大于9的卡诺图 因此我们可以通过两个一位8421BCD码加法电路的级联组成一个两位串行进位并行加法器，这样通过低位向高位产生进位进行十进制的加法运算。 由于上一级74147输出的对低电平有效，而74LS283的输入对高电平有效，所以要在前面加反相器 由此得到具有修正电路的一位8421BCD码加法电路如图5所示： 图5 具有修正电路的一位8421BCD码加法电路 （三）译码显示模块 本设计用的是七段译码器。用驱动发光二极管数码管的十进制数七段显示译码器7447驱动，介绍其显示译码器原理： 七段数码管的结构及工作原理： 七段数码管的结构如图7 所示,它有七个发光段, 即a、b、c、d、e、f、g。 七段数码管内部由发光二极管组成。在发光二极管两端加上适当的电压时，就会发光。发光