微机原理与接口分析 第7章.ppt

第 7 章 存 储 器 系 统 图 三层次存储体系 图 主存储器的基本组成 7.2 读写存储器RAM SRAM、DRAM两者的主要差别。 7.3 只读存储器ROM 7.4 存储器的组成 图 存储芯片的字长扩展 7.5 高速缓冲存储器 图 Cache的逻辑结构 系统要求存储器由 16 KB的ROM和 16 KB的RAM组成， ROM模块的地址为0000H~3FFFH，RAM模块的地址为 8000H~BFFFH， 时钟频率为 2 MHz。 7.4.3 8086系统中存储器组成 1. 8086 系统中存储器组成特点 8086 CPU的地址总线有 20 条，每个字节对应一个唯一的地址码，所以具有 1 MB(1048576 B)的寻址能力。 8086 CPU数据总线 16 位，与8086 CPU对应的 1 MB存储空间可分为两个 512 KB(524288 B)的存储体。 一个存储体由奇地址的存储单元(高字节)组成，称为奇地址的存储体， 一个存储体由偶地址的存储单元(低字节)组成，称为偶地址的存储体， 如图 7.17所示(图中省略了读写控制信号)。 偶地址存储体的数据线与 16 位数据总线的低 8 位(D7~D0)连接，奇地址存储体的数据线与 16 位数据总线的高8位(D15~D8)连接。 20 位地址总线中的 19 条线(A19~A1)同时对这两个存储体寻址，地址总线中的另一条线(A0)只与偶地址存储体相连接， 用于对偶地址存储体的选择。当A0为0时，选中偶地址存储体，当A0为1 时，不能选中偶地址存储体。奇地址存储体的选择信号为 。 从表 7.3 可以看出，A0和 两个信号相互配合，可同时对两个存储体进行读/写操作，也可对其中一个存储体单独进行读/写操作。在一个总线周期内可完成 16 位数据的存取操作。 若 16 位数据在存储器中的存放格式与上述格式相反， 即低 8 位存放在奇地址存储体中，而高 8 位存放在偶地址存储体中， 则需两个总线周期才能完成此16位数据的存取操作第 1 个总线周期完成奇地址存储体中低 8 位字节的数据传送， 然后地址自动加 1；在第 2 个总线周期中完成偶地址存储体中高 8 位字节的数据传送。  根据 8086 系统中存储器组成原理，ROM 模块和RAM模块都要由奇偶两个地址存储体来组织。8086 CPU加电复位后启动地址为FFFF0H，8086的中断向量表放在存储器地址的最低端 00000H到 003FFH之间，占有 1 K字节的存储空间。因此 8086 系统中ROM模块地址分配在存储器地址空间高端。 RAM模块地址分配在存储器地址空间的低端。  2. 8086系统中存储器组成举例 为了对 8086 系统中存储器的组成有一个完整的了解， 下面说明 8086 最小方式系统中存储器组成的实例。图 7.18 给出了8086最小方式系统 16 KB ROM和 16 KB RAM存储器逻辑图。 图 7.18 8086 最小方式系统 16 KB ROM和 16 KB RAM存储器逻辑图 在 8086 最小方式下，若系统要求 16 KB的ROM和 16 KB的RAM，那么ROM区的地址为FC000H~FFFFFH，RAM区地址为 00000H~03FFFH，ROM采用两片2764(8 K×8)EPROM芯片，RAM采用两片 6264(8 K×8)静态SRAM芯片。 芯片号 地址范围 A19 A18 A17 A16 A15 A14 A0 BHE U1 FC000H～FDFFFH 1 1 1 1 1 1 0 1 U2 FE000H～FFFFFH 1 1 1 1 1 1 1 0 U3 00000H～01FFFH 0 0 0 0 0 0 0 1 U4 02000H～03FFFH 0 0