网站大量收购闲置独家精品文档,联系QQ:2885784924

第5章 微型计算机的输入输出2008.ppt

  1. 1、本文档共99页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第5章 微型计算机的输入输出2008

第5章 输入/输出接口 本章重点: 接口电路的功能和I/O端口 CPU和外设之间的三种数据传输方式、各自优缺点 中断控制器 DMA方式的原理和DMA控制器的功能 5.1 为什么要用接口电路 (1)接口电路按功能可分为两类: 使微处理器正常工作所需的辅助电路 如:中断、DMA等接口芯片 输入输出接口电路: 需要有接口作为CPU与外设通讯的桥梁; 需要有数据信息传送之前的“联络”; 要传递的信息有三方面内容: 控制信息 数据 状态 接口的功能 (1)设备选择:进行地址译码,选通设备,使CPU能与某一指定的外部设备通讯; (2)提供联络信息:检测状态信息,以协调数据传送之前的准备工作; (3)中断管理:提供中断信号; (4)信号与信息格式的转换:进行数据格式转换,如正负逻辑的转换;串行与并行数据转换等;电平转换,如TTL电平与MOS电平间的转换; (5)数据缓冲:协调速度,如采用锁存、缓冲、驱动等; (6)可编程功能。 I/O端口: 接口电路通常包含一组能够与处理器交换信息的寄存器,称为I/O端口寄存器,简称为 1)数据端口——存放数据信息 2)状态端口——存放状态信息,即反映外设 当前工作状态的信息 3)控制端口——存放控制信息 I/O接口的地址译码及片选信号的产生 在一个微机系统中通常具有多台外设,当CPU与外设进行通信时,需要对各个设备所对应的接口芯片进行逻辑选择,从而实现与相应的设备进行数据交换。 这种逻辑选择功能是由I/O接口电路中的地址译码器实现的。 目前常见的一种做法是(类似存储器的单元选择) 先利用I/O端口地址的高位地址进行译码,产生有效的片选信号,选中对应的接口芯片 再利用I/O端口地址的低位地址作为对接口芯片内部端口寄存器的选择。 译码概念:译码电路将指定的地址码译为有效选择信号。可理解为一道闸门. I/O接口译码分两部分: 一、选择接口板或芯片 二、选择片内端口 两部分同时有效时,才能选中端口。 5.4 I/O控制方式 主机与外围设备之间的数据传送控制方式主要有三种: 程序控制方式 中断控制方式 直接存储器存取(DMA)方式。 5.4.1 程序控制方式 是指在程序控制下进行的数据传送方式。 它又分为无条件传送和程序查询 (条件传送)两种。 1. 无条件传送方式 CPU直接与外设传送数据并不需要了解外设状态,判断外设是否准备就绪 任何时候,可直接与外设传送数据。 由于不查询外设状态,接口电路不需要状态寄存器 1. 无条件传送方式 2 . 条件传送方式 (1)条件传送的概念 (2)条件传送的三个环节: CPU从接口中读取状态字 CPU检测状态字:输入时,状态寄存器的状态指示要输入的数据是否已经准备就绪;输出时,状态寄存器的状态指示输出设备是否空闲。 传送数据:是否传输数据,取决于程序是否查询. 查询式输出的接口电路 5.4.1 中断控制方式 定义:P209 与程序查询方式相比,中断控制方式的数据交换具有如下特点: (1) 提高了CPU的工作效率; (2) 外围设备具有申请服务的主动权; (3) CPU可以和外设并行工作; (4) 可适合实时系统对I/O处理的要求。 中断控制器8259A 8086 CPU中断系统 5.3.1 8259A的功能及引脚 8259A各模块功能: 一、请求寄存器IRR 8位寄存器,用以保存外部中断源(IR0-IR7)的中断请求信号状态。当外部中断请求线IRi变为高电平时,IRR中与之对应的第i位被置1。一旦得到响应,则相应位复位。寄存器的内容可以被CPU读出。 二、屏蔽寄存器IMR 8位寄存器,用来存放屏蔽位信息。它的第i位被置1,与之对应的中断申请IRi就被屏蔽,不能向CPU发出INT信号。IMR的内容由编程设定。 四、服务寄存器ISR 该8位寄存器记录正在被服务的中断源。那个IR正在被服务,则ISR的相应位为1,包括尚未服务完而中途被更高优先级打断的中断级。此状态一直保持到该中断处理结束前,用指令清除这一位。此寄存器提供嵌套判优依据,可以被CPU读出。 5.优先权处理器 当几个中断同时请求时,优先权处理器根据规定的优先级规则和IMR、ISR的内容来判断这些请求的最高优先级。 CPU响应中断请求时,把优先权最高的IRR中的“1”送入ISR。 在8259A的控制逻辑电路中,有一组初始化命令字寄存器ICW1~ICW4和一组操作命令字寄存器OCW1~OCW3,管理8259A的全部工作。 初始化命令字在系统初始化时置入,工作过程中保持不变。

文档评论(0)

wyjy + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档