- 1、本文档共97页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第6章 微型计算机原理(王忠民)
(4) 编程方式:当VPP=+25 V,CS=l,并在PD/PGM端加上52 ms宽的正脉冲时,可以将数据线上的信息写入指定的地址单元。数据线为输入状态。 (5) 校验编程内容方式:此方式与读出方式基本相同,只是VPP=+25?V。在编程后,可将2716中的信息读出,与写入的内容进行比较,以验证写入内容是否正确。数据线为输出状态。 (6) 禁止编程方式:此方式禁止将数据总线上的信息写入2716。 表6.3 常用的EPROM芯片 型号 容量结构 最大读出时间/ns 制造工艺 需用电源/V 管脚数 2708 1?K×8?bit 350~450 NMOS ?5,+12 24 2716 2?K×8?bit 300~450 NMOS +5 24 2732A 4?K×8?bit 200~450 NMOS +5 24 2764 8 K×8bit 200~450 HMOS +5 28 27128 16K×8?bit 250~450 HMOS +5 28 27256 32?K×8?bit 200~450 HMOS +5 28 27512 64?K×8?bit 250~450 HMOS +5 28 27513 4×64?K×8?bit 250~450 HMOS +5 28 3. Intel 2816 E2PROM芯片 Intel 2816是2?K?8位的E2PROM芯片,有24条引脚,单一+5 V电源。其引脚配置见图6.16。 图6.16 Intel 2816的引脚 表6.4 2816的工作方式 引脚 方式 CE OE VPP /V 数据线状态 读出 0 0 +4?+6 输出 待机(备用) 1 × +4?+6 高阻 字节擦除 0 1 +21 输入为全1 字节写入 0 1 +21 输入 整片擦除 0 +9?+15 V +21 输入为全1 擦写禁止 1 × +4?+22 高阻 (1) 读出方式。当CE=0,OE=0,并且VPP 端加+4~+6 V电压时,2816处于正常的读工作方式,此时数据线为输出状态。 (2) 待机(备用)方式。当CE=1,OE为任意状态,且VPP 端加+4~+6 V电压时,2816处于待机状态。与2716芯片一样,待机状态下芯片的功耗将下降。 (3) 字节擦除方式。当CE=0,OE=1,数据线(I/O0~I/O7)都加高电平且VPP加幅度为+2l V、宽度为9~15 ms的脉冲时,2816处于以字节为单位的擦除方式。 图6.8 四管动态RAM存储电路 电路中,V5、V6、V7、V8管仍为控制管,当行选择线X和列选择线Y都为高电平时,该基本存储电路被选中,V5、V6、V7、V8管都导通,则A、B点与位线D、D分别相连,再通过V7、V8管与外部数据线I/O、I/O相通,可以进行读/写操作。同时,在列选择线上还接有两个公共的预充管V9和V10。 写操作时,如果要写入“1”,则在I/O线上加上高电平,在I/O线上加上低电平,并通过导通的V5、V6、V7、V8 4个晶体管,把高、低电平分别加在A、B点,将信息存储在V1和V2管栅极电容上。行、列选通信号消失以后,V5、V6截止,靠V1、V2管栅极电容的存储作用,在一定时间内可保留所写入的信息。 读操作时,先给出预充信号使V9、V10导通,由电源对电容CD和CD进行预充电,使它们达到电源电压。行、列选择线上为高电平,使V5、V6、V7、V8导通,存储在V1和V2上的信息经A、B点向I/O、I/O线输出。若原来的信息为“1”,即电容C2上存有电荷,V2导通,V1截止,则电容CD上的预充电荷通过V6经V2泄漏,于是,I/O线输出0,I/O线输出1。同时,电容CD上的电荷通过V5向C2补充电荷,所以,读出过程也是刷新的过程。 2) 单管动态RAM基本存储电路 单管动态RAM基本存储电路只有一个电容和一个MOS管,是最简单的存储元件结构,如图6.9所示。在这样一个基本存储电路中,存放的信息到底是“1”还是“0”,取决于电容中有没有电荷。在保持状态下,行选择线为低电平,V管截止,使电容C基本没有放电回路(当然还有一定的泄漏),其上的电荷可暂存数毫秒或者维持无电荷的“0”状态。 图6.9 单管动态存储电路 对由这样的基本存储电路组成的存储矩阵进行读操作时,若某一行选择线为高电平,则位于同一行的所有基本存储电路中的V管都导通,于是刷新放大器读取对应电容C上的电压值,但只有列选择信号有效的基本存储电路才受到驱动,从而可以输出信息。刷新放大
文档评论(0)