第七章 中断控制器1.ppt

第十五讲： 8086/8088中断系统 重点： 8086/8088中断系统，中断控制器Intel8259A的性能概述，内、外部结构，工作过程，工作方式等。 一、中断分类及中断类型码 中断源：引起中断的原因或发出中断请求的设备称为中断源。 1、中断的分类 共分为两类：硬件中断和软件中断 ①硬件中断：由外部硬件产生的中断，如打印机、键盘等，也称为外部中断。可分为两类：不可屏蔽中断和可屏蔽中断。 不可屏蔽中断：由NMI引脚引入，不受中断允许标志的影响，每个系统仅允许有一个，用来处理紧急情况，如掉电处理。这种中断一旦发生，系统会立即响应。 可屏蔽中断：由INTR引脚引入，受中断允许标志的影响，当IF＝1时，可屏蔽中断才能进入CPU，可屏蔽中断可有多个，一般通过优先级排队，从多个中断源中选出一个进行处理。 ②软件中断（内部中断）：根据某条指令或对标志寄存器中某个标志的设置产生，与硬件电路无关，如除数为0，或用INT n指令产生。 溢出中断由INTO指令引起 断点中断由INT3指令引起 单步由标志TF引起 ，不对应指令 除0中断由计算结果引起，不对应指令 2、中断类型码： 8086/8088为每个中断源分配了一个中断类型码，其取值范围为0～255，可处理256种中断。其中包括软件中断、系统占用的中断和预留给用户使用的中断。 二、中断向量和中断向量表 中断向量：中断服务子程序的入口地址。 中断向量表：将中断向量按一定规律排列成的表 。 三、中断响应过程与时序 1、硬件中断的响应过程 硬件中断指的是从NMI进入的非屏蔽中断或从INTR进入的可屏蔽中断。对可屏蔽中断，响应过程为： CPU在INTR上接到一个中断请求信号，如果IF＝1，CPU在当前指令执行完以后开始响应中断请求，在INTA*连续发两个负脉冲，外设在第二个负脉冲到来后，向数据线上送出中断类型码， CPU接到中断类型码后，动作如下： ①将中断类型码存入暂存器； ②将FLAG内容压入堆栈； ③将IF清0，防止中断响应过程被中断，将TF清0，防止以单步方式执行中断处理子程序。注意：CPU在中断响应时自动清除IF标志，如允许中断嵌套，必须在中断处理子程序中用指令置位IF； ④保护断点，将IP和CS的内容入栈； ⑤根据中断类型码，在中断向量表中找到相应的中断向量，装入IP和CS，转向中断服务子程序。 2、硬件中断的时序 ①指令最后一个T采样INTR，进入中断响应后，在第一个总线周期的T1仍采样INTR。 ②最小模式时，从INTA*发中断响应信号，最大模式，通过S2、S1、S0的组合完成。 ③第一个总线周期用来通知外设，准备响应中断，第二个总线周期，接收外设发来的中断类型码。 ④在中断响应总线周期，M/IO*为低，数据/地址线浮空，BHE*和S7地址/状态线均浮空。 3、软件中断 通过中断指令使CPU执行中断处理子程序的方法，特点如下： ①中断类型码由指令提供，不需执行中断响应总线周期，也不受IF标志的影响。 ②正在执行软件中断时，若来NMI，立即响应，若来可屏蔽中断，只要条件允许（如IF＝1，当前指令执行完）也可响应。 ③中断处理程序是定位装配的（中断向量表），可用INT n指令调用，在使用中和一般的子程序调用相同，原则上0～255种类型均可使用，程序设计中使用方便。 中断控制器Intel8259A Intel 8259A可编程中断控制器件，具有对中断源进行管理、向CPU请求中断的能力。 一、 8259A的性能概述 1、具有8级中断优先级控制，通过级连可以扩展至64级优先权控制 2、每一级中断都可以通过初始化设置为允许或屏蔽状态 3、8259A的工作方式，可通过编程设置 4、8259A采用NMOS制造工艺，单一+5V电源 二、 8259A的内部结构和工作原理 8259A内部结构主要组成部分： 1、数据总线缓冲器：8位双向三态。传送CPU与8259A之间的控制命令、状态信息及中断类型信息。 2、读/写控制逻辑：控制对8259A读/写。 3、级连缓冲器：实现8259A芯片间的级连。 4、控制逻辑电路：协调和控制芯片内部各部件的工作。 5、中断请求寄存器IRR：8位，保存8个中断请求信号，输入引脚有中断请求时，相应位置1。 6、中断屏蔽寄存器IMR：8位，某位置”1”时，相应的中断请求被屏蔽，其内容为操作命令字OCW1，由程序设置或改变。 7、中断服务寄存器ISR：8位，当CPU正在处理某个中断请求时，ISR寄存器中的相应位置1。 8、优先级比较器：比较正在处理的中断和刚进入的中断请求之间的优先级，决定是否产中断嵌套。 三、 8259A的外部引脚 1、D7-D0：双向，数据输入/输出。 2、IR7-IR0：中断请求信号输入，默认优先级为IR0＞IR1＞…＞IR7，有多片8