组员实习报告.docVIP

信息工程学院 组原实习报告 （2013～2014学年第 二学期） 姓 名：__ 王柯____ _____ 学 号：__ _2012013276_____ 专 业：_ _ 计算机_________ 年级班级：_ _122班_________ 一 计算机的组成 1.综述： TEC-XP是由清华大学计算机系和清华大学科教仪器厂联合研制并通过了教育部主持的成果鉴定的适用于计算机组成原理与系统结构的实验系统，主要用于计算机组成原理和计算机系统结构等课程的硬件教学实验，同时还支持监控程序、汇编语言程序设计、BASIC高级语言程序设计等软件方面的教学实验。它的功能设计和实现技术，都紧紧地围绕着对课程教学内容的覆盖程度和所能完成的教学实验项目的质量与水平来进行安排。其突出特点有二，一是硬、软件基本配置比较完整，能覆盖相关课程主要教学内容，支持的教学实验项目多且水平高，文字与图纸资料相对齐全。二是既有用不同集成度的半导体器件实现的真实“硬件”计算机系统，同时还有在PC计算机上用软件实现的功能完全相同的教学计算机的“软件”模拟系统，其组成和实现的功能如下图所示。 软件：解释 BASIC 语言 汇编语言支持 监控程序 硬件：运算器，控制器（多种实现： 微程序或硬连线控制器，中小规模器件或FPGA器件实现） 主存储器，总线，接口 输入设备，输出设备 硬件与电路：逻辑器件和设备 软件：解释 BASIC 语言 汇编语言支持 监控程序（指令）级模拟 教学机模拟：运算器、控制器模拟 (微程序级或硬连线控制器级模拟) 主存储器模拟，总线、接口模拟 输入设备/ 输出设备模拟 运行环境：PC机，Windows系统 硬件实现的真实计算机系统 软件实现的模拟计算机系统 2.TEC-XP教计算机系统其外观如图1.1所示： 3.实验系统的硬件系统组成示意图1.2如下： 图1.2 实验系统的硬件系统组成示意图 从图中可以看到TEC-XP教学计算机的总体组成。在图的左部所表示的是选用中小规模器件实现的CPU系统，由独立的运算器、控制器部件组成。图的中间部分所表示的是内存储器、串行接口线路的组成。图的右部虚线部分所表示的是选用FPGA门阵列器件实现的单个芯片的CPU系统。这两个CPU系统都可以通过数据总线、地址总线和控制总线连接内存储器、串行接口线路，从而构成一台完整的计算机硬件系统，安装上必要的软件就可以正常运行，作为计算机组成原理课程内容实例和教学实验设备具有很好的典型性。两个CPU系统需要通过分时或者独占的方式使用同一套存储器部件和串行接口线路。 其系统基本组成部分的结构框图如图1.3所示： 图1.3. TEC-XP教学计算机的硬件组成线路 4.介绍硬件各个部件 （1）运算器部分 1——4：运算器芯片。由4片4位的运算器芯片AM2901组成。4片级连构成一个16位的运算器，片间采用串行进位的方式。 5：标志寄存器FLAG。4位，用来保存运算器运算结果的4个标志位C、Z、V、S。 6：SHIFT芯片。产生运算器最低位的进位输入信号和移位信号。 图5.运算器组成线路与信息连接关系 （2）控制器部分 本系统提供了硬布线控制器和微程序控制器两种控制器。 （1）硬布线控制器 程序计数器PC。用运算器芯片内的一个16位寄存器来表示（用户看不到）。 7、9：指令寄存器IR。由两片8位D锁存器芯片74LS374和74LS377构成。 74LS374和74LS377为带公共使能端的具有三态输出的八 D 边沿触发器。 9、65：节拍发生器Timing。使用几个触发器的不同编码状态来区分和标示指令的执行步骤。 10：时序控制信号产生器MACH5。用一片100引脚的CPLD器件实现。用于产生并提供每一条指令的每一个执行步骤使用的全部时序控制信号，这些信号可以直接送到每个被控制的对象，或者经过译码器送到被控制的对象。 11、12：译码器。由两片三——八译码器芯片（74LS138）实现。 （2）微程序控制器 程序计数器PC。（同硬布线控制器）。 7、9：指令寄存器IR。（同硬布线控制器）。 14：微指令地址映射部件MAPROM。由一片28C64型ROM芯片实现。MAPROM的地址输入是指令寄存器IR给出的8位指令操作码，其输出内容为这条指令对应的微程序段的入口地址。 13：微程序控制器AM2910。用于产生下一条微指令的地址。 18：微指令转移的条件判断电路。由一片GAL20V8实现。 15、16：控制存储器。由两片28C64型ROM芯片构成。用于存放本系统的微程序。（15、16只是控制存储器的一部分，用于存放微指令的16位下地址。另一部分在芯片10中，