基于自适应比例积分控制全数字锁相环.docVIP

基于自适应比例积分控制全数字锁相环 　　摘 要： 针对传统锁相环所存在的锁相范围窄、环路带宽和控制参数固定、以及提高锁相速度与减小稳态误差相互制约等问题，提出了一种新型带宽自适应全数字锁相环。该系统采用比例积分控制与自适应控制相结合的复合控制方式，其中自适应控制器可根据锁相过程的鉴频鉴相信息，自动调整数字滤波器的控制参数，实现对环路的实时控制。采用理论分析与硬件电路设计相结合的方法进行了系统设计，并用FPGA予以实现。系统仿真与硬件电路测试结果证实了设计方案的正确性。该锁相环的自由振荡频率可随输入信号频率的变化而改变，具有电路结构简单、锁相范围广、锁定速度快和稳态误差小等特点。 关键词： 全数字锁相环； 自适应； 比例积分控制； 电子设计自动化； 现场可编程门阵列 中图分类号： TN710?34 文献标识码： A 文章编号： 1004?373X（2013）23?0127?03 All?digital phase?locked loop based on adaptive PI control SHENG Zhen， SHAN Chang?hong， JIANG Xiao?jun， LIU Dan?dan （School of Electronic Engineering， Nanhua University， Hengyang 421001， China） Abstract： In view of the problems existing in the traditional phase?locked loops （PLL） about narrow locking range， fixed loop bandwidth and control parameters， interaction between increasing locking speed and decreasing static errors， a new type of adaptive?bandwidth with all digital phase?locked loop is proposed， which adopts compound control mode which combines PI control with adaptive control. The adaptive controller would adjust the control parameters of the digital filter according to the detected information of phase and frequency to realize real?time control. The design of the system adopts the method that with a combination of the theoretical analysis and hardware circuit design， and it is implemented by FPGA. The design project is verified by the results from system simulation and hardware circuit test. The free oscillating frequency of the PLL can change along with the input signal frequency. The system has the advantages of simple circuit structure， wide locking range， fast locking speed and small steady state error. Keywords： all digital phase locked?loop； adaptive； PI control； electronic design automation （EDA）； FPGA 0 引 言 锁相环是一个输出信号能够跟踪输入信号相位的闭环自动控制系统[1]，由于其独特的优良性能，在通信、雷达、测量和自动化控制等领域得到极为广泛的应用。全数字锁相环（ADPLL）相对于模拟锁相环具有可靠性高、参数稳定、易于集成等特点[2]，因而得到了越来越广泛的研究，成为各种电子设备中必不可少的组成部件。锁相环具有三个重要的性能指标：锁相范围、锁相速度和稳定性。为提高锁相环的各项性能指标，一些学者进行了深入的分析和研究。 文献[3?4]介绍了一种基于比例积分控