基于Cadence平台三输入或非门的设计.docVIP

基于Cadence平台三输入或非门的设计 设计目的： 1、熟悉candence软件，并掌握其各种工具的使用方法。 2、用cadence设计一个三输入或非门，并画出仿真电路、版图、并验证其特性。 一、设计背景 1.cadence简介： Cadence公司的电子设计自动化（Electronic Design Automation）产品涵盖了电子设计的整个流程，包括系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC设计，全定制 集成电路设计，IC物理验证，PCB设计和硬件仿真建模等。本次设计是基于cadence工具的三输入或非门的电路和版图设计。 2.三输入或非门： a.逻辑表达式： b.逻辑符号： c.真值表： A B C Y 0 0 0 1 1 0 0 0 0 1 0 0 0 0 1 0 1 1 0 0 1 0 1 0 1 1 1 0 0 1 1 0 二、三输入或非门电路设计和逻辑仿真 进入红帽4系统，打开终端输入cd Artist446进入Artist446目录，输入icms 命令运行Cadence软件。 在打开的CIW的窗口选择tools → Library Manager建立一个新的库文件myLib，在创建一个新的cellview 元件表格： Library Name Cell Name Properties/Comments analogLib pmos4 For Mo,M1,M2:ModelName=trpmos, l=6u,w=12u analogLib nmos4 For M3,M4,M5:ModelName=trpmos,l=2u,w=6u analogLib vpulse For V0:pulse width=4u，period=8u analogLib vpulse For V1:pulse width=2u，period=4u analogLib vpulse For V2:pulse width=1u，period=2u。 analogLib vdc For V3:voltage=5V analogLib res For Ro:Resistance=1k analogLib cap For C0:Capcitance=1p analogLib gnd analogLib vdd 在schematic窗口中选择Tools → Analog Evironment,打开模拟窗口 setup → simulator /directory/host…,在弹出窗口中确认simulator项是spectre.单击ok。 setup → Model Library setup，做如下输入，然后add。 选择Analyses → Choose，在坦诚的窗口中吧stop time设为50u 选择outputs → save all. 选择outputs → to be plotted → select on schematic，然后在schematic窗口中依次选择A、B、C、Y为输入和输出，选择之后按ESC。 选择完毕后窗口如下图所示 7、选择Simulation → Netlist → Create 8、选择Simulation → Run 三、版图设计: 登录Linux系统，启动终端，cd Layout进入版图目录，然后以layoutPlus 运行版图设计软件，进行版图设计。 一、nmos版图设计 设计规则（允许的最小尺寸） ndiff overlap of contact 0.9u contact minimum width 0.6u contact spacing 0.6u contact to gate spacing 0.6u poly extension 0.6u metal overlap of contact 0.4u [1]、在CIW窗口中，选择File → Open (若无nmos Cell， 则建立 New)，打开nmos版图设计窗口，参数如下： Library Name design Cell Name nmos View Name layout OK [2]、画poly：在LSW窗口中选择poly dg为当前层，Create → Path 画出nmos的门极，按回车或双击鼠标完成绘制。 [3]、画ndiff：在LSW中选择ndiff dg为当前层，Create → Rectangle 画一矩形。Edit → Move 移动ndiff层，把它放在合适的位置。 [4]、画nmos器件源、漏极的外连接contact： metal1 dg为当前层，在源、漏极画尺寸为1.4um*2.6um的矩形； conta