计算机原理课程总结(部分).docxVIP

计算机原理课程总结笔记一．8086微处理器内部结构（一）总线接口单元（BIU）1.段地址寄存器（16位）：CS、DS、ES、SS；2.指令指针寄存器IP（16位）；3.形成20位物理地址的加法器∑；4.指令队列（ISQ，6个字节）；5.与EU通信的内部寄存器；6.总线控制逻辑。（二）、执行单元（EU）1.算数逻辑单元ALU（16位）；2、数据寄存器（16位）：AX、BX、CX、DX；3.地址指针寄存器（16位）：BP、SP、SI、DI；4.FLAG（16位）：CF、OF、SF、ZF、PF、AF、TF、IF、DF；5.EU控制电路；6.数据暂存器（16位）。*SP只与SS配合使用，BP一般与SS配合使用。*BX用作基址指针寄存器时，通常与DS配对使用*物理地址=段地址*10H+偏移地址（由BIU的∑形成）；*逻辑地址-段地址：偏移地址*记忆：段超越二、8086引脚分类【数据总线、地址总线、控制总线、其他】1. 总线信号【地址总线】1）AD0~AD15：地址数据复用总线（双向，高电平有效）；2）A16/S3~A19/S6：地址状态复用引脚（输出，高电平有效。其中A19～A16为20位地址总线的高4位地址，S6～S3是状态信号。S6表示CPU与总线连接的情况，S5指示当前中断允许标志IF的状态。S4,S3的代码组合用来指明当前正在使用的段寄存器。S4,S3的代码组合及对应段寄存器的情况。）；3）BHE/S7：高8位数据总线允许/状态复用引脚（输出，低电平有效，S7表示状态信号）；4）ALE：地址锁存允许信号（输出，高电平有效。ALE为高电平时，AD15~AD0上为地址信号，否则为空闲状态或数据信号）；2.中断控制1）INTR：可屏蔽中断响应（输入，高电平有效）；2）INTA：中断响应信号（输出，低电平有效。当INTR的请求被允许时，其值等于0）；*CPU根据IF 的状态来决定是否响应INTR，IF=1时则响应，否则不响应。3）NMI：不可屏蔽中断响应（输入，高电平有效，且CPU必须响应）。*中断：即CPU打断正在处理的信号,转而处理外设信号，当处理完成之后，再从断点继续处理原信号。3.总线控制1）HOLD：总线保持请求信号（输入，高电平有效。向CPU请求占用总线）；2）HLDA：总线保持响应信号（输出，高电平有效。当HOLD的请求被允许时，其值为1）。4.CPU控制1）READY：准备好信号（输入，高电平有效。）2）TEST：测试信号（低电平有效。有效时CPU退出WAIT指令）；3）RESET：复位信号（输入，高电平有效。当RESET信号有效时，CPU会停止当前信号，CS被置为FFFFH，其余所有寄存器全部置零，则复位后执行的第一条指令的地址为FFFF0H）；4）MN/MX：决定是最大模式（该信号的值为0）还是最小模式（该信号的值为1）。【其他】5.系统控制1）M/IO：存储器/输出输入控制信号（输出，高电平时表示当前信息为存储器地址信息；低电平表示当前信息是I/O口地址信息）；2）RD：读信号（输出，低电平有效。表示CPU正在从存储器或I/O口读入信息）；3）WR：写信号（输入，高电平有效。表示CPU正在向存储器或I/O口输出信息）；【以下两个信号属于数据总线】4）DEN：数据允许信号（输出，低电平有效。其值为0时表示AD0~AD15上为数据信号，为1时则表示空闲状态。该信号不可能与ALE同时有效）；5）DT/R：数据收发信号（输出。高电平表示CPU正在发出信号，低电平则表示CPU正在接收信号）。6.其他【其他】1）CLK：时钟信号2）VCC,GND：电源及地。三．8086微处理器操作时序1．时钟周期2．总线周期3．指令周期*重点（必须会读图）：1）存储器读周期2）最小模式下I/O口读时序四．汇编语言寻址方式与指令系统（一）、数据寻址方式（程序寻址方式在此不做介绍）1.隐含寻址：如DAA指令；2.立即寻址：MOV目的操作数，立即数；3.寄存器寻址：MOV目的操作数，寄存器名称；4.存储器寻址1）直接寻址MOV目的操作数，逻辑地址或偏移地址或变量名；2）寄存器间接寻址a.基址寻址：[基址寄存器+位移量]或位移量[基址寄存器]；b.变址寻址：[变址寄存器]；c.基址变址寻址：[基址寄存器+变址寄存器] 或 [基址寄存器][变址寄存器]；d.相对基址变址寻址：[基址寄存器+变址寄存器+位移量]；e.数据串寻址：如MOVSB、MOVSW指令；*基址：由BX或BP提供的偏移地址；变址：由SI或DI提供的偏移地址。5.I/O端口寻址1）直接端口寻址：指令直接提供8位端口地址；2）间接端口寻址：由DX寄存器给出16位端口地址。如：MOV DX, 162H IN AX, DX//将端口地址为DX的数据传送给AX（二）、8086指令系统