数字电子技术课件作者初玲第10次课加法器 数值比较器.pptVIP

尚辅网 / 功 能 应用 电路原理 加法器、数值比较器 30.4% 19.4% 50.2% PT???Performance? ???? ?? PT ??? ?? ?? 多位加法器 全加器 半加器 加法器  第n位的两个加数An和Bn相加，它除产生本位和数Sn之外， 还有一个向高位的进位数 。 一、半加器的定义 只考虑两个一位二进制数的相加， 不考虑来自低位进位数的运算电路 输入信号：加数An，被加数Bn 输出信号：本位和Sn，向高位的进位Cn PT???Performance? ???? ?? 二、半加器的真值表 0 1 0 1 0 1 1 0 0 0 1 1 1 0 0 1 三、写出逻辑函数表达式 四、逻辑电路图 如在第n位二进制数相加时，被加数、加数和来自低 位的进位数分别为An 、Bn 、Cn-1 ， 输出本位和及向相邻高位的进位数为Sn、Cn。 一、全加器的定义 1．不仅考虑两个一位二进制数相加，而且还考虑来自低位进位数相加的运算电路，称为全加器。 输入信号：加数An 被加数Bn 来自低位的进位Cn-1 输出信号：本位和Sn，向高位的进位Cn 0 0 0 0 1 0 1 0 0 0 1 1 0 0 0 1 0 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 1 1 1 1 0 1 0 1 二、全加器的真值表 三、 Sn和Cn的卡诺图 四、 逻辑函数表达式 五、 逻辑图 全加器逻辑图及逻辑符号 多位加法器的定义 实现多位加法运算的电路，称为加法器。 多位加法器的进位方法 ⑴ 串行进位 低位全加器输出的进位信号依次加到相邻高位全加器的 进位输入端CI。最低位的进位输入端CI接地。 主要缺点：运算速度比较慢。 优点：电路比较简单。 (2) 超前进位加法器 主要优点：运算速度较高。 缺点：电路复杂 ??? ??(Governance) ????? 数值比较器 ?? ???? ?? ??????? ?????? ??????? ???????? ????? 21C???? 数值 比较器 用于比较两个数大小或相等的电路，称为数值比较器。 数值比较器 数值比较的含义 数值比较的含义 数值比较的结果 使用方法 逻辑图 逻辑函数式 一位数值比较器的定义 一位二进制数A和B进行比较的电路。 一位数值比较器的比较结果 比较结果有三种情况： AB； A=B； AB 只有在高位相等时，才能进行低位的比较。当 比较到某一位数值不等时，其结果便为两个4位 数的比较结果。 多位数值比较器的含义 多位二进制数如何比较大小？ 如两个4位二进制数A＝A3A2A1A0 和B＝B3B2B1B0 进行比较时，则需从高位到低位逐位进行比较。