数字电子技术课件作者朱幼莲05时序逻辑电路.ppt

例4：分析下面的异步时序电路 常用时序电路的学习要点 基本问题 逻辑符号 （包括引脚图） 功能表 状态转移图（表） 深入问题 扩展 应用 根据移位数据的输入－输出方式，又可将它分为四种 （4）移位寄存器的应用 ②移位型计数器 特殊的移位型计数器 1、环形计数器分析设计 M=4的环形计数器，需加启动脉冲 例：用74194分别设计M3, M6环形计数器 2、扭环形计数器分析设计 例：用74194分别设计M6, M14扭环形计数器 环形和扭环形计数器的缺点： 序列信号发生器 序列信号发生器的结构： 2.计数型序列信号发生器的设计 例1：设计1111010，1111010，…计数型单序列信号发生器 例2：设计1011111010， 1011111010 ，…计数型单序列信号发生器 3.移存型序列信号发生器的设计 例1：设计产生序列信号11000，11000，…的移存型序列信号发生器 画出状态转移图，检查自启动： 例3：设计产生序列信号101000，101000，…的移存型序列信号发生器 （3）选择触发器。选用JK触发器。 （4）求各触发器的驱动方程和进位输出方程。 列出JK触发器的驱动表，画出电路的次态卡诺图。 Q0 Q3 Q1 Q2 CP RD 74LS194 DIR S0 S1 D0 D1 D2 D3 DIL CP 0 1 1 F ≥1 用74194实现 用74194的右边三位 例2：设计产生序列信号100111 ， 100111 ，…的移存型序列信号发生器 ① M=6，至少需3个触发器。将序列信号依次取3位序列码元，构成具有6个状态的循环 100,001,011,111,111,110; n=3 ②求移位寄存器的第一级激励函数（反馈函数f）采用左移 1001,0011,0111,1111,1110,1100, 故 n=4 检查自启动，验证设计： 0000 0001 1000 1001 0011 0111 1010 0100 1100 1110 1111 0101 1011 0110 0010 1101 Q0Q1Q2Q3 F 0 1 1 1 1 1 1 1 0 0 1 1 1 0 1 1 检查自启动，验证设计： 0000 0001 1000 1001 0011 0111 1010 0100 1100 1110 1111 0101 1011 0110 0010 1101 Q0Q1Q2Q3 左移 修正后的反馈函数F=Q2’+Q0’Q3 0 1 1 1 1 1 1 1 0 0 1 1 1 0 1 1 0 0 SL=(Q2(Q0’Q3)’)’ 修正后的反馈函数F=Q2’+Q0’Q3 例4：写出F的逻辑表达式，画出该电路状态转移图，并分析该电路的功能。 1101110111001100 Q0 Q1 Q2 Q3 0000111100001111 0011001100110011 0101010101010101 0000000011111111 F Q0Q1Q2Q3 F 真值表 0011 1 0111 1 1111 0 1001 1 1110 0 1100 1 0000 1 0001 1 0010 0 0100 1 0110 0 1000 1 1010 0 1011 0 1101 1 0101 1 FF FF FF FF 串入－串出 FF FF FF FF 串入－并出 FF FF FF FF 并入－串出 FF FF FF FF 并入－并出 2. 移位寄存器的工作原理（以四位右移为例） 设移位寄存器的初始状态Q0Q1Q2Q3=0101，DIR的输入为1。 0 1 0 1 Q1 Q2 DIR Q3 Q0 1 1 0 1 0 1 溢出 在时钟脉冲作用下，数据右移一位。 DIR 3. 集成移位寄存器及其应用（以74LS194为例） 演示：74194的EWB仿真实验 (1)逻辑符号 D0～D3：并行数码输入端。 RD： 异步清0端，低电平有效。 DIR、DIL：右移、左移串行数码输入端。 S1、S0：工作方式控制端。 S1S0=11 并行输入 S1S0=01 右移 S1S0=10 左移 S1S0=00 保持 0 0 0 0 D0 D1 D2 D3 Q0 Q1 Q2 Q3 A Q0 Q1 Q2 Q1 Q2 Q3 B × ↑ × ↑ ↑ × × × × B × × × A × × × 1 1 0 0 0 1 1 0 0 1 1 1 1 Q0 Q1 Q2 Q3 CLK DIL