同步可逆计数器和序列检测器.docVIP

课 程 实 验 报 告 课程名称：数字电路与逻辑设计 专业班级：计实1001班 学 号：U201014488 姓 名：王宸敏 指导教师： 周 次：第十周 同组人员：熊凯 报告日期：2012年5月18日 计算机科学与技术学院 【内容A】 实验名称 利用所给组件，设计一个同步模4可逆计数器，其框图如图5.9所示。图中，X为控制 变量，当X=0是进行加一计数，X=1时进行减一计数；Y2、Y1为计数状态；Z为进位或借位输出信号。 实验目的 掌握同步时序电路实验的设计方法，验证所设计的同步时序逻辑电路，加深对“同步” 和“时序”这两个名词的理解。 实验所用仪器和组件 双D触发器组件2片，型号为74LS74 负沿双JK触发器2片，型号为74LS73 二输入四“与非”门2片，型号为74LS00 二输入四“或非”门1片，型号为74LS02 三输入三“与非”门1片，型号为74LS10 二输入四“异或”门1片，型号为74LS86 六反相器组件2片，型号为74LS04 实验设计方案及逻辑图 1.首先画出状态图如下： 2.做出真值表如下所示： X Y2 Y1 D2 D1 Z 0 0 0 0 1 0 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 1 0 1 0 1 1 1 1 0 1 0 0 1 1 0 1 1 1 0 1 0 0 1 0