物流数电03.ppt

（2）CMOS逻辑门的缓冲电路 输入、输出端加了反相器作为缓冲电路，所以电路的逻辑功能也发生了变化。如前后增加了缓冲器后的与非门逻辑功能为或非功能;如前后增加了缓冲器后的或非门逻辑功能为与非功能。 3.1 MOS逻辑门 /A /B （2）CMOS逻辑门的缓冲电路 如前后增加了缓冲器后的与非门逻辑功能为或非功能。 3.1 MOS逻辑门 /A /B 1) CMOS漏极开路门 CMOS漏极开路门的提出 当2个门输出端并联(线与)时，且一个门输出高电平(负载管导通)，另一个输出低电平(工作管导通)，则会产生低阻通路，大电流有可能导致器件的损毁，并且无法确定输出是高电平还是低电平。 3.1.6 CMOS漏极开路（OD）门和三态输出门电路 +VDD T N1 T N2 A B +VDD A B 0 1 3.1 MOS逻辑门 （1）漏极开路门的结构与逻辑符号 (c) 可以实现线与功能; +VDD V SS T P1 T N1 T P2 T N2 A B L 电路 逻辑符号 (b)与非逻辑不变 漏极开路门输出连接 (a)工作时必须外接电源和电阻; 3.1 MOS逻辑门 解决方法：将工作管的漏极断开，即只有工作管，没有负载管 (2) 上拉电阻对OD门动态性能的影响 Rp的值愈小，负载电容的充电时间常数亦愈小，因而开关速度愈快。但功耗大,且可能使输出电流超过允许的最大值IOL(max） 。 电路带电容负载 1 0 CL Rp的值大，可保证输出电流不能超过允许的最大值IOL(max）、功耗小。但负载电容的充电时间常数亦愈大，开关速度因而愈慢。 3.1 MOS逻辑门 最不利的情况： 只有一个 OD门导通，RP限流， 1 1 0 为保证低电平输出OD门的输出电流不能超过允许的最大值 IOL(max)且VO=VOL(max） ，RP不能太小。 当VO=VOL +V DD IIL RP n … m … k IIL（total) IOL（max) 3.1 MOS逻辑门 (3) 上拉电阻的计算 当VO=VOH +V DD RP n … m … 1 1 1 IIH（total) I0H（total) 为使得高电平不低于规定的VIH的最小值，则Rp的选择不能过大。Rp的最大值Rp(max) ： 3.1 MOS逻辑门 2) 三态(TSL)输出门电路（0态、1态、高阻态） 1 0 0 1 1 截止 导通 1 1 1 高阻 × 0 输出L 输入A 使能EN 0 0 1 1 0 0 截止 导通 0 1 0 截止 截止 X 1 EN高电平使能 0 1 3.1 MOS逻辑门 使能信号：有效时，电路实现正常逻辑功能；无效时，输出为高阻状态 逻辑功能：高电平有效的同相逻辑门 3.1.7 CMOS传输门(双向模拟开关) 1) CMOS传输门电路 逻辑符号 υI / υO υo/ υI C 等效电路 3.1 MOS逻辑门 电路 电路 2) CMOS传输门电路的工作原理 设TP:|VTP|=2V， TN:VTN=2V， ?I的变化范围为－5V到+5V。 ?5V +5V ?5V到+5V ?GSN VTN, TN截止 ?GSP=5V ? (-5V到+5V)=(10到0)V 开关断开，不能传送信号 ?GSN= -5V ? (－5V到+5V)=(0到-10)V ?GSP0, TP截止 (1) 当c=0， c =1时 c=0=-5V， c =1=+5V 3.1 MOS逻辑门 C T P v O / v I v I / v O +5V – 5V T N C +5V ?5V ?GSP= ?5V ? (－3V~+5V) =?2V ~ ?10V ?GSN=5V ? (－5V~+3V)=(10~2)V b、?I=?3V~5V ?GSNVTN, TN导通 a、?I=?5V~3V TN导通，TP导通 ?GSP |VT|, TP导通 C、?I=?3V~3V (2) 当c=1， c =0时 3.1 MOS逻辑门 开关闭合，传送信号 传输门组成的数据选择器 C=0 TG1导通, TG2断开 L=X TG2导通, TG1断开 L=Y C=1 传输门的应用 3.1 MOS逻辑门 —— 经过控制选择，多个输入数据中的一个传送到单路输出端 3.2 TTL逻辑门 例：试分析如图电路的输出端的逻辑函数式 A:T1、T2 B:T3、T4 C:T6、T5 例：试分析如图NMOS管电路的输出端的逻辑函数式 例：已知ui1