第三章 嵌入式处理器.ppt

* * * * * * CPU自动完成 * * 编程完成 * * Half * * X86中断向量表放的目标地址；ARM、8051向量表放的跳转指令。 为什么FIQ放在异常向量表的最后（无需子程序调用）？ * * ARM7异常向量表中放置一条跳转指令； Cortex-M3异常向量表中放置子程序的地址。 * * * * Half * * CPU出货量达到10G/Year * * 提问：#pragma pack(2) struct s1 {char a; short b; int c;}; struct s2 {char x; int y; short z;}; 是否符合ARM边界对齐要求？ 自然对界、强制对界 * * 8051 @DPTR 注意STR操作数次序；LDR/STR：左寄存器，右存储器；LDM/STM：左存储器，右寄存器。记忆规律：R表示寄存器，M表示存储器 * * 在第一条指令中，将寄存器R1的内容加上4形成操作数的有效地址，从而取得操作数存入寄存器R0中。 在第二条指令中，将寄存器R1的内容加上4形成操作数的有效地址，从而取得操作数存入寄存器R0中，然后，R1的内容自增4个字节。 在第三条指令中，以寄存器R1的内容作为操作数的有效地址，从而取得操作数存入寄存器R0中，然后，R1的内容自增4个字节。 在第四条指令中，将寄存器R1的内容加上寄存器R2的内容形成操作数的有效地址，从而取得操作数存入寄存器R0中。 * * 后缀说明——IA（EA）：每次传送后地址加4；IB（FA）：每次传送前地址加4；DA（ED）：每次传送后地址减4； DB（FD）：每次传送前地址减4 LDR/STR：左寄存器，右存储器；LDM/STM：左存储器，右寄存器。记忆规律：R表示寄存器，M表示存储器 注意：STMIA??SP!, {R0, R1}??LDMIA??SP!, {R1, R0}不能用来交换两个寄存器的内容 * * * * X86空递减堆栈；8051满递增堆栈。 展示uC/OS-II实例代码，栈初始化，以及进栈/出栈 STMFD SP!, {R0-R7, LR} LDMFD SP!, {PC, R0-R7}与上面语句结果一致 * * ARM微处理器的指令集是Load/Store型； 注意！可以使用间接寻址、基址寻址等方式访问存储器，注意和纯RISC处理器的区别。 * * 14种有条件，1种无条件 * * 带“F”表示支持VFP协处理器 * * ARMV7体系结构，Cortex-A8：手机和便携式多媒体设备 Cortex-A9 多核 Thumb-2：16/32位混合指令系统 * * Nucleus PLUS RTOS以源代码形式发售且无需授权费用，单机售价为12,495美元 功耗C5000：0.5mW/MHz；ARM7TDMI：0.28mW/MHz ；Cortex-M3：0.19mW/MHz * * 物理攻击：功耗分析、离子注入、版图照相逆向分析 国家安全、商业安全 * * 网络钓鱼 （Phishing）攻击者利用欺骗性的电子邮件和伪造的 Web 站点来进行网络诈骗活动，受骗者往往会泄露自己的私人资料，如信用卡号、银行卡账户、身份证号等内容。诈骗者通常会将自己伪装成网络银行、在线零售商和信用卡公司等可信的品牌，骗取用户的私人信息。 * * MMU：芯片面积增加30% * * 运行时钟频率与具体工艺有关 * * * * * * 书上181页，中断的使用。 * * 未定义的指令（出现程序跑飞）；定义FFT指令，进行FFT硬件加速 * * 在用户模式不能改写CPSR寄存器，在特权模式下可以改写CPSR寄存器 * * WIN32 API调用。 * * * * 异常状态缺省为ARM状态。 为什么在指令中BX R0中，寄存器R0的最低位可以作为状态切换指示？（指令至少半字对齐） * * * * * * 为什么是快速中断模式（独立寄存器组，加快切换速度） * * Half * * 堆栈：保存寄存器和局部数据 展示启动代码，堆栈初始化过程 * * * * STR、STM操作PC寄存器会出现不可预料的问题（+8、+12值不一样） * * * * 共37个寄存器（31个通用寄存器、6个状态寄存器）。 * * Thumb指令集类似于x86 * * 共27个寄存器（21个通用寄存器、6个状态寄存器） 。 * * * * * * Q：DSP扩展标志 * * X86：JMP * * 数据类型解决两个问题：边界对齐、大小端格式 * * 尽可能的使用小端格式；CPU、接口电路、两种不同格式计算机之间的通信（字节通信）；SPARC V8的特殊大端格式。 * * 9 异常产生指令 ARM微处理器所支持的异常指令 SWI 软件中断指令 SWI