王海光数字电子技术基础 第5章 时序逻辑电路.ppt

具体工作过程如下： （1）异步清零信号RD有效，将所有移位寄存器和进位触发器清零。 （2）异步置数信号LD有效，将第一组数据X（x1,x2,…,xn）由n位并行输入端口存入输入移位寄存器中。 （3）经n个CLK脉冲后，X（x1,x2,…,xn）以串行移位方式逐位经全加器移入输出移位寄存器中。 （4）异步置数信号LD再次有效，将第二组数据Y（y1,y2,…,yn）再次由n位并行输入端口存入输入移位寄存器中。 5.3.2 寄存器的应用 （5）再经n个CLK脉冲后，输出移位寄存器中存放的即X（x1,x2,…,xn）和Y（y1,y2,…,yn）两数相加的结果Z（z1,z2,…,zn），并由n位并行输出端对外输出。 可见，只要数据累加最终值不超过n位，串行累加器可完成多组二进制数的求和运算。当最终累加值超过n位时，必须扩展移位寄存器的位数，否则会因高位数据溢出造成计算出错。 5.3.2 寄存器的应用 四、构成计数模可控型计数器 在5.3.1小节中我们介绍了用计数器芯片构成计数模可控型计数器的办法，用移位寄存器同样也可构成计数模可控型计数器。图5.3.25所示是用两片74194和一片74138构成的计数模可控型计数器。 5.3.2 寄存器的应用 具体工作过程如下： （1）异步清零信号 有效，将所有移位寄存器清零。由于高位芯片（右边的74194）的Q