基于串联谐振原理高压电抗器局部放电试验电路设计.docVIP

基于串联谐振原理高压电抗器局部放电试验电路设计 　　【摘 要】因为用电的需要，以及随着电网的不断发展，对于高压电网的要求不断增加，对于输电线路的距离长度需求也在不断的增加。但与此同时，会使电网的安全稳定性能存在安全隐患，电压广泛存在电压偏高，感性补偿容量的严重不足。对于这个问题，促使高压电抗器在电网电力中的应用得到大量的需求。对此，研究高压电抗器的相关问题也成为重要的课题，本文将针对串联谐振原理的高压电抗器局部放电试验的电路设计进行研究。 【关键词】串联谐振；高压电抗器；局部放电 高压电抗器在高压配电系统中有着广泛的应用，常见的电抗器有两种：串联电抗器和并联电抗器。其中的串联电抗器也可以称作限流电抗器，主要是针对发生故障的系统进行限制电流作用的高压电抗器。在高压电抗器的运行过程中，常会出现一些像绝缘、漏磁和振动等问题而促使产生局部放电的问题，从而致使绝缘遭到破坏。所以，对于局部放电问题的试验则变得十分的重要。但在进行局部放电试验的过程中选择试验方式十分重要，普通的高压试验时因其设备的体积大、重量大等问题不常被使用，所以在进行局部放电试验中，串联谐振试验被广泛的应用。 一、串联谐振试验的具体原理 串联谐振试验中，主要是由四部分组成，电容分压器，电抗器和励磁变压器及变频电源等组成。将被检物件的电容与电抗器组成串联的形式，并与电压器形成并联形式，来检测被检物件的谐