- 1、本文档共26页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第八章 可编程定时/计数器8253及其应用 * 第一节 Intel8253-PIT的工作原理 一. 8253的功能 计算机系统中,实现定时或延时有三种方法:软件定时、不可编程的硬件定时、可编程的硬件定时器。8253为可编程的硬件定时/计数器。 1. 主要功能 * 具有3个独立的16位计数器通道; * 每个计数器均可按二进制或二—十进制计数; * 每个计数器的计数速率高达2MHz; * 每个通道有6种工作方式,可由程序设置和改变;* 所有的输入输出都与TTL兼容。 习题:8-4,8-5 二. 8253的内部结构 *三个计数器(减法器) 3个独立的16位减法器,可作定时/计数器使用; 计数器按二/BCD方式减法计数,从预常减到零时,OUT端输出一信号。 数据总线 缓冲 器 计数器 0 读/写 逻辑 控制字 寄存器 计数器 1 计数器 2 CLK0 CLK1 CLK2 GATE0 GATE1 GATE2 OUT0 OUT1 OUT2 D7 ~ D0 RD WR A0 A1 CS 8253内部结构 内部数据总线 *数据总线缓冲器(传送信息) 写控制字, 写时常, 读计数值 *读写逻辑 *控制字寄存器(存放控制字) 数据总线 缓冲 器 计数器 0 读/写 逻辑 控制字 寄存器 计数器 1 计数器 2 CLK0 CLK1 CLK2 GATE0 GATE1 GATE2 OUT0 OUT1 OUT2 D7 ~ D0 RD WR A0 A1 CS 8253内部结构 内部数据总线 三.8253 的引线 * 数据线(D7~D0) * 地址线:选择内部寄 存器; * 控制线:完成片选和 读写操作。 CLK:输入脉冲线; GATE:门控信号输入线; GATE=0 禁止计数, GATE=1 允许工作; OUT:输出引脚; 当计数到“0”时,OUT 端输出一信号。 8253输入信号组合的功能表 四. 8253-PIT的控制字 00 选择计数器0 01 选择计数器1 10 选择计数器2 11 非法选择 0=二进制 1=BCD 计数器 读/写格式 工作方式 数制 D0 D1 D2 D3 D4 D5 D6 D7 在8253的初始化编程中,由CPU向8253的控制字寄存器写入一个控制字来规定8253的工作方式。 00 计数器锁存命令 10 只读/写最高有效字节(高八位) 01 只读/写最低有效字节(低八位) 11 先读写最低有效字节然后读写最高有效字节 000 方式0 001 方式1 *10 方式2 *11 方式3 100 方式4 101 方式5 五. 8253-PIT的工作方式 * CW写入,OUT=0; * 写入时常,通道开始计数; * 计数到零,OUT=1; * 计数器只计数一遍; * OUT是N+1个CLK后变高; * 计数过程中,GATE=0, 计数暂停; * 计数过程中可改变计数值; * 8253无中断控制,可用OUT信号作为中断请求。 1. 方式0 方式1(可编程单稳) * 写入控制字OUT=1,写入常数不计数; * GATE启动计数,OUT=0; * 计数到,OUT=1。 *单拍脉冲宽度为N; *由GATE重新启动; *计数中,可重新启动; *计数中,可改变计数值,再次启动有效。 方式2(速率发生器) * 写入控制字OUT=1; * 写入常数立即对CLK计数; * 计数到1,OUT=0; * 一个CLK周期后,OUT=1,重新计数。 * 通道连续工作不需重置时常; * 计数过程中,GATE=0,计数暂停,GATE变高后重新计数; * 计数过程中可改变计数值;新的计数值在下一次有效。 方式3(方波速率发生器) * 与方式2的区别在于:输出为周期是N个CLK脉冲的方波。 * 若计数值为偶数,每个CLK使计数值减2,计到0,OUT改变状态,重装计数值开始新的计数。 *若计数值为奇数,第一个脉冲先减1,以后,每个CLK使计数值减2,计到0 时,OUT改变状态,重装计数值后,第一个脉冲减3,以后,每个CLK使计数值减2,计到0时,OUT改变状态。 *GATE信号控制计数过程; *计数过程中写入新的计数值将在半周期结束时装入计数器。 例:要求计数器0工作于方式3,输出方波的频率为2KHz,计数脉冲的频率为2.5MHz,采用BCD计数,试写出初始化程序段。 2. 常数计算:TC = 2.5MHz/
您可能关注的文档
- 日野p11c发动机简介.ppt
- 深圳市物流信息公共平台建设情况汇报v2(市领导).ppt
- 施工资料1《建设工程技术资料管理》4.ppt
- 数控技术(编程1).ppt
- 数控技术(结构1).ppt
- 泰兴市市场调研报---- 房地产市场调研报告.ppt
- 提高路沿石安装一次性验收合格率.ppt
- 投资分析专题.ppt
- 王品台塑集团.ppt
- 微机原理与接口技术课件chap3-1.ppt
- 中考语文复习专题二整本书阅读课件.ppt
- 中考语文复习积累与运用课件.ppt
- 2025年初中学业水平考试模拟试题(二)课件.ppt
- 四川省2015届理科综合试题48套第12套.pdf
- 【课件】战争与和平—美术作品反映战争+课件-2024-2025学年高中美术湘美版(2019)美术鉴赏.pptx
- 【课件】青春牢筑国家安全防线 课件 2024-2025学年高中树立总体国家安全观主题班会.pptx
- 【课件】原始人的创造+课件高中美术湘美版(2019)美术鉴赏.pptx
- 上海证券-美容护理行业周报:流量加快去中心化,强运营头部品牌影响较小 -2024-.pdf
- T_CSEIA 1005—2023_能源工业互联网平台数据治理要求.pdf
- T_CDSA 504.16-2023_急流救援技术培训与考核要求.pdf
文档评论(0)