电子设计自动化技术(EDA)Ch2-2012下.ppt

EDA技术与应用 中国地质大学 通信工程系 EDA技术实践教程 3。 时序电路的设计 时序电路的输出和当前的输入以及历史状态有关，它具有“记忆”功能。常用的时序单元电路主要有触发器、寄存器、计数器等。构成这些单元电路的基础是触发器、时钟和复位/置位等信号。 时钟信号通常描述时序电路程序的执行条件。时钟边沿分上升沿和下降沿，一般时序电路的同步点在上升沿。为了描述时钟的边沿，可以使用时钟信号的属性描述。如下图所示表示了时钟边沿与属性描述之间的关系。 EDA技术与应用 中国地质大学 通信工程系 EDA技术实践教程 在(a)图中，时钟信号的起始值为‘0’，故属性值为：CLK’LAST_VALUE=’0’;上升沿的到来，表示发生了一个事件用语句：CLK‘event;表示。 上升沿以后，时钟信号的值为‘1’，故当前值为：CLK=‘1’；综上所述，时钟信号上升沿的属性描述可写为： IF CLK=‘1’ AND CLK’ LAST_VALUE=’0’ AND CLK‘event; EDA技术与应用 中国地质大学 通信工程系 EDA技术实践教程 同理，可得到时钟信号下降沿的属性描述可写为： 在VHDL语言中，时序电路总是以时钟进程形式来描述的，其描述方式有两种： （1）在时序电路描述中，时钟信号作为敏感信号，显示地出现在PROCESS语句后的括号中。一般描述格式为： IF CLK=‘0’ AND CLK’ LAST_VALUE=’1’ AND CLK‘event; EDA技术与应用 中国地质大学 通信工程系 EDA技术实践教程 PROCESS（时钟信号名[，其它敏感信号]） BEGIN IF 时钟边沿表达式 THEN {语句；} END IF； END PROCESS； EDA技术与应用 中国地质大学 通信工程系 EDA技术实践教程 （2）在时序电路描述中，时钟不列入进程的敏感信号表，而用WAIT ON 语句来控制程序的执行。在这种方式中，进程通常停留在WAIT ON语句上，这个点也称为进程的同步点，只有在时钟信号到来且满足边沿条件时，其余的语句才能执行。一般描述格式为： PROCESS BEGIN WAIT ON 时钟信号名 UNTIL 时钟边沿表达式 {语句；} END PROCESS； EDA技术与应用 中国地质大学 通信工程系 EDA技术实践教程 注意： ·无论是IF语句还是WAIT ON 语句，对时钟边沿说明时，一定要说明是上升沿还是下降沿。 ·WAIT ON 语句只能放在进程的最前面或最后面。 ·进程的敏感信号表中，不能出现一个以上的时钟信号。但复位信号和时钟信号可以同时出现在敏感信号表中。 EDA技术与应用 中国地质大学 通信工程系 EDA技术实践教程 时序电路的初始状态一般由复位/置位信号来设置。它有两种方式： （1）同步复位/置位方式：所谓同步复位/置位就是在复位/置位信号有效且给定的时钟边沿到来时，时序电路才被复位/置位。一般格式为： EDA技术与应用 中国地质大学 通信工程系 EDA技术实践教程 PROCESS（时钟信号名 ） BEGIN IF 时钟边沿表达式 AND 复位/置位条件表达式 THEN [复位/置位语句；] ELSE [其它执行语句；] ENDIF； END PROCESS； EDA技术与应用 中国地质大学 通信工程系 或者： PR