电子设计自动化第三章_仿真与测试.ppt

ARCHITECTURE ONE OF DECODE38 IS SIGNAL indata: STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN indata=cba; PROCESS(indata,G1,G2A,G2B) BEGIN IF(G1=1 AND G2A=0 AND G2B=0 THEN CASE indata IS WHEN 000=y WHEN 001=y WHEN 010=y WHEN 011=y WHEN 100=y WHEN 101=y WHEN 110=y WHEN 111=y WHEN OTHERS =y= END CASE; ELSE y END IF; END PROCESS; END ONE; WITH indata SELECT y=WHEN 000, WHEN 001, WHEN 010, WHEN 011, WHEN 100, WHEN 101, WHEN 110, WHEN 111; 【例4-19】 LIBRARY IEEE; --半加器描述(1) USE IEEE.STD_LOGIC_1164.ALL; ENTITY adder IS PORT (a, b : IN STD_LOGIC; co, so : OUT STD_LOGIC); END ENTITY adder; ARCHITECTURE fh1 OF adder is BEGIN so = NOT(a XOR (NOT b)) ; co = a AND b ; END ARCHITECTURE fh1; 【例4-20】 LIBRARY IEEE; --半加器描述(2) USE IEEE.STD_LOGIC_1164.ALL; ENTITY h_adder IS PORT (a, b : IN STD_LOGIC; co, so : OUT STD_LOGIC); END ENTITY h_adder; ARCHITECTURE fh1 OF h_adder is SIGNAL abc : STD_LOGIC_VECTOR(1 DOWNTO 0) ; BEGIN abc = a b ; PROCESS(abc) BEGIN CASE abc IS WHEN 00 = so=0; co=0 ; WHEN 01 = so=1; co=0 ; WHEN 10 = so=1; co=0 ; WHEN 11 = so=0; co=1 ; WHEN OTHERS = NULL ; END CASE; END PROCESS; END ARCHITECTURE fh1 ; 【例4-21】 ... --半加器描述(3) SIGNAL abc,cso : STD_LOGIC_VECTOR(1 DOWNTO 0 ); BEGIN abc = a b ; co = cso(1) ; so = cso(0) ; PROCESS(abc) BEGIN CASE abc IS WHEN 00 = cso=00 ; WHEN 01 = cso=01 ; WHEN 10 = cso=01 ; WHEN 11 = cso=10 ; END CASE; END PROCESS; END ARCHITECTURE fh1; 二、利用半加器设计全加器 1、元件例化语句：将预先设计好的设计实体定义为一个元件，然后利用特定的语句将此元件与当前设计的设计实体中的指定端口相连接，从而为当前设计实体引入一个新的低一级的设计层次。 元件例化语句由两部分组成，第一部分是对一个 现成的设计实体定义为一个元件，称为元件定义语句，其功能是对待调用的元件作出调用说明。 语句格式如下： COMPONENT 元件名 IS PORT （端口名表）； END COM