计算机组成原理2_2.pptVIP

2.2 定点加法、减法运算 补码加法 补码减法 溢出检测 基本的二进制加法、减法器 2.2.1 补码加法 [x]补+[y]补=[x+y]补 (mod 2) 2.2.2 补码减法 [x-y]补= [x]补-[y]补= [x]补+[-y]补 [-y]补= -[y]补 (mod 2) [-y]补= ? [y]补+2-n 从[ｙ]补求[－ｙ]补的法则是：对[ｙ]补包括符号位“求反且最末位加1”，即可得到[－ｙ]补。 例8：ｘ＝0.1001，ｙ＝0.0101，求ｘ＋ｙ [x] 补＝0.1001，[y] 补＝0.0101 [x] 补　　　 0.1001 ＋ [y] 补　　　 0.0101　 [ｘ+ｙ] 补 　　0.1110　 所以　　ｘ＋ｙ＝＋0.1110 例11：ｘ＝+0.1101，ｙ＝+0.0110，求ｘ-ｙ [x]补＝0.1101， [y]补＝0.0110 [-y]补＝1.1010 [x] 补 0.1101 ＋ [-y] 补　 1.1010　 [ｘ-ｙ] 补 　 10.0111 所以　　ｘ－ｙ＝＋0.0111 2.2.3 溢出概念与检验方法 两个正数相加,结果为负（即：大于机器所能表示的最大正数）,称为上溢。 两个负数相加,结果为正（即：小于机器所能表示的最小负数),称为下溢。 溢出检测方法 采用双符号位法 采用单符号位法 双符号位法 采用“双符号位法”，也称“变形补码”或“模4补码” 采用变形补码后，如果两个数相加后，其结果的符号位出现“01”或“10”两种组合时,表示发生溢出。 [例14] ｘ＝＋1100, ｙ＝＋1000,求ｘ＋ｙ。 [ｘ]补＝00 1100,　[ｙ]补＝00 1000 [ｘ]补　　　00 1100 ＋[ｙ]补　　　00 1000　 　　　　　 01 0100 [例15] ｘ＝－1100, ｙ＝-1000,求ｘ＋ｙ。 [ｘ]补＝11 0100,　[ｙ]补＝11 1000 [ｘ]补　　　11 0100 ＋[ｙ]补　　　11 1000　 　　　　　 10 1100 当以模4补码运算,运算结果的二符号位相异时,表示溢出；相同时,表示未溢出。故溢出逻辑表达式为 V＝Sf1⊕Sf2,其中Sf1和Sf2分别为最高符号位和第二符号位。此逻辑表达式可用异或门实现。 模4补码相加的结果,不论溢出与否,最高符号位始终指示正确的符号。 单符号位法 当最高有效位产生进位而符号位无进位时,产生上溢； 当最高有效位无进位而符号位有进位时,产生下溢。 故：溢出逻辑表达式为：???? V＝Cf⊕Co 其中:? Cf为符号位产生的进位,Co为最高有效位产生的 进位。 [例12] ｘ＝＋1011, ｙ＝＋1001，求ｘ＋ｙ。 　[ｘ]补＝0 1011 ， [ｙ]补＝0 1001 [ｘ]补　　　0 1011 ＋ [ｙ]补　　　0 1001 [ｘ＋ｙ]补　　1 0100 运算中出现了“上溢” [例13] ｘ＝－1101, ｙ＝－1011, 求ｘ＋ｙ。 [ｘ]补＝1 0011 [ｙ]补＝1 0101 　 [ｘ]补　　1 0011 ＋ [ｙ]补　 1 0101 [ｘ＋ｙ]补　　 0 1000 运算中出现了“下溢” 2.2.4 基本的二进制加法/减法器 设： 　 Ai表示被加数的第i位 Bi表示加数的第i位 Ci为第i-1位向第i位产生的进位 Ci+1为第i位向第i+1位产生的进位 Si为第i位产生的和 则全加器以Ai、Bi、Ci为输入，以Ci+1、Si为输出构成一个逻辑图。 全加器的表达式为： Si = Ai Bi Ci Ci+1 = AiBi + BiCi + AiCi 一位全加器内部逻辑图 利用全加器可以实现两数的和或差 1、串行加法器：从低位开始，每步只完成一位运算的加法。 串行加法器只需要一个全加器和一个进位触发器 计算两个n位数之和，需要n+1步（1位符号位），或n+2步（2位符号位）运算。 高位运算只有等低位运算完成后才能进行，速度较慢 2、并行加法器：可在同一时刻完成n位数的运算。 若采用变形补码表示一个机器数，则符号位需2位，这时需要n+2个加法器。 运算速度比串行进位加法器高很多，这是用足够多的硬件设备换来的 行波进位加法/减法器动态演示 设一个与非门或或非门的延迟为T，一个异或门的延迟为3T 考