微机原理与接口技术5-1处理器总线时序和系统总线.ppt

5.3 系 统 总 线 1.总线 总线是用来连接各部件的一组通信线，换言之，总线是一种在多于两个模块(设备或子系统)间传送信息的公共通路（通道）。 为在各模块之间实现信息共享和交换，总线由传送信息的物理介质以及一套管理信息传输的协议所构成。 采用总线结构有两个优点：一是各部件可通过总线交换信息，相互之间不必直接连线，减少了传输线的根数，从而提高了微机的可靠性；二是在扩展微机功能时，只需把要扩展的部件接到总线上即可，使功能扩展十分方便。 1.总线的分类 根据所处的位置不同，总线可以分为： (1) 片内总线：cpu内部 (2) 片总线：元件级总线 (3) 内总线（系统总线）：板级总线，插板之间相连 (4) 外总线：计算机之间或计算机与仪器之间相连 5.3 系 统 总 线 总线的数据传输方式 (1) 同步式传输：采用系统时钟作为控制数据传送的时间标准，统一步伐； (2) 异步式传输：采用应答或握手方式传送，不依赖于公共时钟信号； (3) 半同步式传输：采用系统时钟，但不像同步传输那样传输周期固定。 5.3 系 统 总 线 常见系统总线： PC总线 ISA总线，工业标准总线，用于286/AT PCI总线，外围部件互联总线，具有“即插即用”功能。 USB总线 5.3 系 统 总 线 * 第五章 处理器总线时序和系统总线 8086的引脚功能； 主要内容 8086处理器时序； 2 1 3 系统总线； 实物图 5.1 8086的引脚功能 微机原理及应用——第5章 处理器总线时序和系统总线 * 5.1 8086的引脚功能 地址/数据线 地址/状态线 非屏蔽中断 可屏蔽中断请求 最小最大模式控制 MN/MX=1,最小模式 MN/MX=0,最大模式 读信号 总线保持请求信号 总线保持响应信号 写信号 存储器/IO控制信号 M/IO=1,选中存储器 M/IO=0,选中IO接口 数据发送/接收信号 DT/R=1,发送 DT/R=0,接收 数据允许信号 地址允许信号 中断响应信号 测试信号:执行WAIT指令， CPU处于空转等待; TEST有效时,结束等待状态。 准备好信号:表示内存 或I/O设备准备好， 可以进行数据传输。 复位信号 8086的两种组态 最小组态（模式） MN/MX接+5V 构成小规模的应用系统,只有8086一个微处理器, 所有的总线控制信号均为8086产生，系统中的总线控制逻辑电路，减少到最少。 最大组态（模式） MN/MX接地。 用于大型（中型）8086/8088系统中,系统总是包含有两个或多个微处理器，其中一个主处理器就是8086或8088，其它的处理器称协处理器，协助主处理器工作。 需要总线控制器来变换和组合控制信号。 5.1 8086的引脚功能 在一个总线周期的第一个时钟周期，AD15 ～ AD0 传送地址信号，在其他的时钟周期，作数据总线使用。 地址锁存器STB AB DB AD15 ~ AD0 ALE (1) 地址/数据总线 AD15 ～ AD0 5.1 8086的引脚功能 (2) 地址/状态信号线 A19 / S6 ~ A16 / S3 在一个总线周期的T1，输出地址信号的最高4位，在其他的时钟周期，输出状态信号S6 ~ S3。 (1) S6为低，表示8086当前与总线相连 (2) S5 ＝ IF。 5.1 8086的引脚功能 A17/S4、A16/S3 的组合指出当前使用的段码寄存器情况 S4 S3 意义 0 0 1 1 0 1 0 1 当前正在使用ES附加段 当前正在使用SS堆栈段 当前正在使用CS或者未使用任何寄存器 当前正在使用DS数据段 5.1 8086的引脚功能 (3) BHE/S7 高8位数据总线允许/ 状态线 在总线周期的T1，为BHE信号，表示高8位数据线D15 ~ D8 上的数据有效。 在其他的总线周期，为S7状态信号，8086 中 S7未作定义。 5.1 8086的引脚功能 (4) MN/MX 最大/最小模式控制信号。 (5) RD 读信号 5.1 8086的引脚功能 (6) M/IO 存储器/输入输出控制信号 RD与M/IO组合对应的操作 M/IO RD 操作 1 0 0 0 读存储器 读I/O端口 5.1 8086的引脚功能 (7) WR 写信号 WR与M/IO组合对应的操作 M/IO WR 操作 1 0 0 0 写存储器 写I/O端口 5.1 8086的引脚功能 (8) ALE地址锁存允许信号 高电平有效。每一总线周期的T1有效。 (9) REA