- 1、本文档共28页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
2015年硬件工程师应聘笔试题及答案
1.什么是和时间建立时间(Setup Time)和保持时间(Hold time)。建立时间是指在时钟沿前,数据信号保持不变的时间。保持时间是指时钟沿后数据信号保持不变的时间。如果不满足建立和保持时间的话,那么DFF将不能正确地采样到数据,将会出现metastability的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间,那么超过量就分别被称为建立时间裕量和保持时间裕量。什么是竞争与冒险现象?怎样判断?如何消除? 在组合逻辑中,由于门的输入信号通路中经过了不同的延时,导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法:一是,二是请画出用D触发器实现2倍分频的逻辑电路?D触发器的输出端加非门接到D端 什么是线与逻辑,要实现它,在硬件特性上有什么具体要求? 线与逻辑是两个输出信号相连可以实现与的功能。在硬件上,要用门来实现,由于不用门可能使灌电流过大,而烧坏逻辑门。同时在输出端口应加一个上拉电阻。什么是同步逻辑和异步逻辑? 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作,而异步电路不使用时钟脉冲做同步异步电路主要是组合逻辑电路,用于产生地址译码器、FIFO或RAM的读写控制信号脉冲,其逻辑输出与任何时钟信号都没有关系,译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路,其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟CLK,而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。atch与egister的区别,为什么现在多用register.行为级描述中latch如何产生的。atch是电平触发,egister是边沿触发,register在同一时钟边沿触发下动作,符合同步电路的设计思想,而latch则属于异步电路设计,往往会导致时序分析困难,不适当的应用latch则会大量浪费芯片资源。什么是锁相环(PLL)?锁相环的工作原理是什么?锁相环是一种反馈电路,其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振(VCXO)的相位来实现同步的,在比较的过程中,锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位,直到两个信号的相位同步。在数据采集系统中,锁相环是一种非常有用的同步技术,因为通过锁相环,可以使得不同的数据采集板卡共享同一个采样时钟。因此,所有板卡上各自的本地80MHz和20MHz时基的相位都是同步的,从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的,所以都能严格地在同一时刻进行数据采集。你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗逻辑电平:有TTL、CMOS、LVTTL、ECL、PECL、GTL;RS232、RS422、LVDS等 TTL和CMOS不可以直接互连,由于TTL是在0.3-3.6V之间,而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。
可编程逻辑器件在现代电子设计中越来越重要,请问: a) 你所知道的可编程逻辑器件有哪些PAL,PLA,CPLD,FPGA: Field Programmable Gate Array
CPLD:Complex Programmable Logic Device
10.设想你将设计完成一个电子电路方案。请简述用EDA软件(如PROTEL)进行设计(包括原理图和PCB图)到调试出样机的整个过程。在各环节应注意哪些问题protel项目设计流程
1 系统功能分析
硬件设计工程师与PCB设计工程师沟通,分析电路组成,熟悉电路框图;
2 原理图符号设计
(1)常用的原理图符号在元件库中查找;
(2)特殊的原理图符号在原理图库元器件编辑器中自主设计;
3 原理图设计
(1)摆放元器件;
(2)元器件导线连接;
(3)修改元器件序号和参数;
(4)进行ERC检查,并修改,直至ERC检查100%通过;
4 编制元器件封装表
(1)查找元器件资料,确定元器件封装类型;
(2)常用的元器件封装在封装库中查找;
(3)特殊的元器件封装在封装编辑器中自主设计;
5 网络表设计
(1)修改元器件的封装类型;
(2)生成网络表;
(3)在PCB编辑器中随意绘制keepout层;
(4)在PCB编辑器中导入网络表;
(5)修改网络表中的错误直至100%导入;
6 PCB设计规划
(1)在PCB编辑器中按照要求绘制Keepout层;
(2)元器件布局
(3)布局优化
7 布线规则设计
(
您可能关注的文档
最近下载
- JGJ1962010建筑施工塔式起重机安装、使用、拆卸安全技术规程.doc
- 施工岗位安全风险告知卡(全套).pdf
- 羿射九日(二) 逐字稿 二下语文 同上一堂课.docx VIP
- ISO22301:2021程序文件-业务连续性承诺方针.docx VIP
- ISO22301-2019程序文件全套 .doc VIP
- 羿射九日(一) 逐字稿 二下语文 同上一堂课.docx VIP
- ISO22301:2021程序文件-风险机会控制程序.docx VIP
- 2022-2023学年广东省广州市天河区高一(下)期末物理试卷(附答案详解).docx VIP
- 大学毕业设计-说明书jwb100滚珠丝杠升降机结构设计.doc
- 计算机视觉应用开发 第5章 图像语义分割.ppt
文档评论(0)