华北航天工业学院VHDL试题.doc

华北航天工业学院试题 课程名称：可编程器件EDA技术与实践 试卷种类：期末考试（A）卷，共5页 班级： 姓名： 学号： 成绩： ——————————————————————————————— 一 二 三 四 五 一、填空题（20分） 1．基于可编程器件EDA技术主要包括四大要素，分别为大规模可编程器件、 硬件描述语言、软件开发系统、实验开发系统。 2．可编程器件分为 PLD 和 PAC 。 3．CPLD是基于 乘积项 的可编程结构，即由可编程的与阵列和固定的或阵列来完成功能。而FPGA采用查找表LUT结构的可编程结构。 4．FPGA由 可编程逻辑块（CLB）、 可编程互连单元（I/O）和可编程互连三种可编程电路和一个SRAM结构的配置存储单元组成。 5． 硬件描述语言(HDL) 是EDA技术的重要组成部分，是电子系统硬件行为描述、结构描述、数据流描述的语言。它的种类很多，如 VHDL 、 Verilog HDL 、 AHDL 。 6．VHDL的基本描述语句包括一系列顺序语句和并行语句两大基本描述语句。 7． VHDL的库分为两类： 设计库 和 资源库 。 三、简答题20分（每题5分） 简述的ASIC概念和特点。 答：专用集成电路ASIC（Application Special Integrated Circuit）是相对通用集成电路而言的，它是面向专门用途而设计的集成电路。 它在构成电子系统是除了可使产品速度快，体积小，重量轻外，还有可靠性高，成本低，保密性强等优点。 说明用文本输入方法设计电路的详细流程。 答：MAX+PLUSⅡ的设计过程包括设计项目的建立与设计的输入、设计编译、设计校验（仿真和定时分析）、器件编程四个步骤。 设计输入：HDL语言描述方式。 设计编译：先根据设计要求设定编译参数和编译策略，如器件的选择、逻辑综合方式的选择等。然后根据设定的参数和策略对设计项目进行网表提取、逻辑综合和器件适配，并产生报告文件、延时信息文件及编程文件，供分析仿真和编程使用。 设计校验（项目仿真）：包括功能仿真、时序仿真和定时分析，可以利用软件的仿真功能来验证设计项目的逻辑功能是否正确。 器件编程与验证：用经过仿真确认后的编程文件通过编程器（Programmer）将设计下载到实际芯片中，最后测试芯片在系统中的实际运行性能。 在设计过程中，如果出现错误，则需重新回到设计输入阶段，改正错误或调整电路后重复上述过程。 简述VHDL程序结构。 答：1)USE定义区 2)PACKAGE定义区 3)ENTITY定义区 4)ARCHITECTURE定义区 5)CONFIGURATION定义区 简述WHEN_ELSE条件信号赋值语句和IF_ELSE顺序语句的异同。 答：WHEN_ELSE条件信号赋值语句中无标点，只有最后有分号；必须成对出现； 是并行语句，必须放在结构体中。 IF_ELSE顺序语句中有分号；是顺序语句，必须放在进程中。 三、判断下列程序是否有错误，如有则指出错误所在，并为以下两个程序配上相应的实体和结构体。（10分） （10分） 程序1： library ieee; use ieee.std_logic_1164.all; ENTITY sample is port(a,b:in integer; c:out integer); end sample; architecture one of sample is begin c=a+b; end one; 程序2： ENTITY sample1 is port(a,en:in std_logic; b:out std_logic); end sample1; architecture one of sample1 is begin process(A,EN) begin if EN=1 then B=A; end if; end process; end one; 四、解释程序 （30分） 要求： 解释带有下划线的语句。 画出该程序的原理图符号。 说明该程序逻辑