硬件描述语言及器件 竞争与冒险学习PPT.pptVIP

竞争与冒险 在组合逻辑电路中，输入到同一个门的一组信号，或由于来自于不同的路径，或由于通过门的个数不同，或由于经过不同长度的传输线，或由于各信号输出门的差异等，致使这些信号到达门电路输入端的时间有早有晚，这种现象叫做竞争。由于在门的输入端有竞争而导致在其输出产生了干扰脉冲，则称为冒险。 竞争冒险举例 有竞争不一定会产生冒险，但有冒险必然是由竞争引起的。 冒险的危害 在计数器电路中，如果输入有冒险，就会产生错误的计数 低速电路常用消抖方法 竞争和冒险在组合逻辑电路中普遍存在，竞争现象客观存在无法消除。 在输出端对地接一几百PF的小电容C，将输出端的干扰脉冲抑制到门电路的翻转电平门限之外. 缺点：仅适用于低速电路。 高速电路外部消抖 在高速系统中，对数字信号的延迟及其边沿的上升、下降时间有严格的限制，如MAX7000和74ACT器件要求输入上升时间和下降时间的典型值为3ns，加入几百PF的电容会使其边沿时间大大超过该值，所以对输出信号滤波是不允许的；但对于74HC系列器件的边沿时间最长可以到500ns，对输出信号用小电容滤波是允许的。 同步电路消除冒险 用触发器及同步脉冲CP对输入输出进行同步可以消除部分竞争与冒险 VHDL程序 architecture a of synand_or is signal qa,qb,y1,y2:std_logic; begin p1:process(cp) begin if cpevent and cp=1 then qa=a; qb=b; end if; end process p1; y1=qa and qb; y2=qa or qb; 软件消抖举例 process(grst,fosc) variable state_cnt : integer range 0 to 10; variable state_st : integer range 0 to 1; begin if grst = 0 then state_cnt := 0; state1 = 1; state_st := 0; elsif foscevent and fosc = 1 then case state_st is when 0 = if state = 0 and state_cnt 5 then state_cnt := state_cnt + 1; elsif state = 0 and state_cnt = 5 then state1 = 0; state_st := 1; else state1 = 1; state_cnt := 0; end if; when 1 = if state = 1 and state_cnt 5 then state_cnt := state_cnt + 1; elsif state = 1 and state_cnt = 5 then state1 = 1; state_st := 0; else state1 = 0; state_cnt := 0; end if; end case; end if; end process pro4; 状态机的优越性1 有限状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。状态机的工作方式是根据控制信号按照预先设定的状态进行顺序运行的，状态机是纯硬件数字系统中的顺序控制电路，因此状态机在其运行方式上类似于控制灵活和方便的CPU，而在运行速度和工作可靠性方面都优于CPU。 状态机的优越性2 由于状态机的结构模式相对简单，设计方案相对固定，特别是可以定义符号化枚举类型的状态，这一切都为VHDL 综合器尽可能发挥其强大的优化功能提供了有利条件。而且，性能良好的综合器都具备许多可控或自动的专门用于优化状态机的功能。 状态机的优越性3 状态机容易构成性能良好的同步时序逻辑模块，这对于对付大规模逻辑电路设计中令人深感棘手的竞争冒险现象无疑是一个上佳的选择。为了消除电路中的毛刺现象，在状态机设计中有多种设计方案可供选择。 状态机的优越性4 与VHDL的其他描述方式相比，状态机的VHDL表述丰富多样、程序层次分明，结构清晰，易读易懂；在排错、修改和模块移植方面也有其独到的特点。 状态机的优越性5 就运行速度而言，尽管CPU和状态机都是按照时钟节拍以顺序时序方式工作的，但CPU是按照指令周期，以逐条执行指令的方式运行的；每执行一条指令，通常只能完成一项简单的操作，而一个指令周期须由多个机器周期构成，一个机器周期又由多个时钟节拍