异步电路C单元设计研究.pdfVIP

2005年11月 第十四届全国半导体集成电路、硅材料学术会议 珠海 异步电路C单元设计 李俊杰，杨银堂，徐阳扬，于健旺 (西安电子科技大学微电子所，西安710071) 摘要： c单元是异步控制电路中最常用到的一个基本单元。文中简单阐述了异 步电路的优势，设计实现了C单元的几种不同的电路实现结构，并通过仿真对电路 进行了优化，最后给出了电路的仿真结果。 关键词。 异步电路；C单元；延时；功耗 The and of DesignImplementationAsynchronous C．element Oneofthemost used in control Abstract： primitivesasynchronous frequently circuitistheC-element．ThreeofC—elementsare and types designedimplemented．The sizesof are for SPICEsimulation transistoreveryimplementationoptimizedperformance．The resultsarealso inthis presentedpaper． words： key asynchronouscircuit；C—element；delay；energy 1 引言 随着集成电路制造工艺进入深亚微米阶段，同步电路设计中的时钟漂移、功耗问题日 益严重，原先可以忽略的互连线之间的延迟、时钟树的负载等已经变得越发突出。此时， 异步电路设计由于其独特的优势成为了研究的热点，而且在实际中得到了一定程度上的应 用。 异步电路采用与同步电路不同的电路控制机制。同步电路受统一时钟信号的控制，是 一种时钟控制机制：异步电路中不存在全局时钟，而是采用了一种数据驱动的控制机制…， 它通过使用大量本地握手信号来完成整个电路的时序控制。正是这种控制机制的采用决定 了异步电路独特的优势。 同步电路在整体时钟控制下工作，时钟工作频率必须满足最大负荷的要求，存在功耗 浪费。异步电路则由数据驱动，仅在需要处理数据时才消耗能量，具有低功耗的潜力；同 步电路工作时需要考虑电路的最坏情况延迟，而异步电路的性能则由电路的平均延迟决 定，理论上比同步电路可以达到更高的速度，有着潜在的高性能特性。 异步电路中不存在全局时钟，从根本上避免了同步电路中存在的时钟漂移问题；它通 过握手信号实现模块内部与模块问的通信，使得电路具有了很强的模块性，同时也有利于 模块的单独优化升级：另外异步电路对延时不敏感，也具有更好的电磁兼容性。 但异步电路设计还缺乏统一的设计方法和成熟的EDA工具，还不能满足当前超大规模 集成电路设计的要求。现有的异步设计大都是采用全定制设计流程，自动化设计程度非常 低，这是得对基于标准单元库半定制设计流程的研究变得非常重要。 2 异步电路C单元 2．1 异步C单元 C单元是异步控制电路中最常用的基本单元之一，它由Muller提出幢1，因此被称作 “MullerC单元”。C单元有两个输入a与b，一个输出C。它的逻辑行为可以如下描述：若 两个输入都为0(1)，那么输出也变为0(1)，否则输出保持。为保证C单元的正常运行还设 定．一旦两个输入都变为O(1)，那么在输出做出响应之前输入将不可以再发生变化。输出 c也可以通过两个输入a、b与输出的前态C’的布尔函数表达式得到：C=C’．(a+b)+a·b。 图1给出了C单元的状态转换图。 2005年11月 第十四届全国半导体集成电路、硅材料学术会议 珠海 图1C单