基于ISE的数字系统设计.pptVIP

数字系统设计与硬件描述语言 定义： 用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。 硬件描述语言是一个描述工具，其描述对象就是待设计电路系统的逻辑功能、实现该功能的算法、选用的电路结构以及其他各种约束条件等。 硬件描述语言与C语言的区别 前者是用来描述电路，最终综合成某种固定的电路，语言中所描述的各个模块可以并行执行。 后者是一种计算机程序设计语言，程序的每一行是按顺序执行下来的，只能一条一条的执行，一个时刻只有一条指令在执行。 一个简单的例子： 为什么可以通过编程来设计电路？ 可编程逻辑块（CLB） CLB主要由逻辑函数发生器、触发器、数据选择器等电路组成。逻辑函数发生器主要由查找表LUT(look up table)构成 主流的可编程逻辑器件生产厂家 FPGA的发明者，最大的PLD供应商之一 最大的PLD供应商之一 ISP技术的发明者 提供军品及宇航级产品 可编程逻辑器件的用途： 可编程逻辑器件的用途： 可编程逻辑器件的用途： 软件下载与安装： ISE11.1内网下载地址：/5come5soft/hangye-2/xuexi/Xilinx.ISE.Desgin.Suite.v11.1.ISO 虚拟光驱（安装使用）下载地址：/5come5soft/yingyong-1/guangpan/DTLite4355-0068.exe 首先安装虚拟光驱，然后用虚拟光驱安装ISE11.1 软件安装： 软件激活： 软件激活： 软件激活： 软件激活： Modelsim安装与激活 FPGA开发流程 功能定义： 器件选择 模块类型选择： 设计输入、输出（接口定义）： 综合 设计仿真输入条件 Verilog简介 Verilog语言是1983年由GDA（Gateway Design Automation）公司的Phil Moorby首创的，之后Moorby又设计了Verilog-XL仿真器，Verilog-XL仿真器大获成功，也使得Verilog语言得到推广使用。 1989年，Cadence收购了GDA 1990年，Cadence公开发表了Verilog HDL，并成立了OVI组织（Open Verilog International）专门负责Verilog HDL的发展。 Verilog于1995年成为IEEE标准，称为IEEE Standard 1364-1995（Verilog-1995） IEEE“1364-2001”标准（Verilog-2001）也获得了通过，多数综合器、仿真器都已经支持Verilog-2001标准 Verilog设计举例 Verilog程序的特点 （1）Verilog程序是由模块构成的。每个模块的内容都嵌在module和endmodule两个关键字之间；每个模块实现特定的功能；模块是可以进行层次嵌套的。 （2）每个模块首先要进行端口定义，并说明输入和输出口(input、output或inout)，然后对模块的功能进行逻辑描述。 （3）Verilog程序书写格式自由，一行可以写几个语句，一个语句也可以分多行写。 （4）除了endmodule等少数语句外，每个语句的最后必须有分号。 （5）可以用 /*……*/ 和 //…… 对Verilog程序作注释。好的源程序都应当加上必要的注释，以增强程序的可读性和可维护性。 Verilog 模块的模板 module 顶层模块名 (输入输出端口列表); output 输出端口列表; //输出端口声明 input 输入端口列表; //输入端口声明 /*定义数据，信号的类型，函数声明*/ reg 信号名； //逻辑功能定义 assign 结果信号名=表达式； //使用assign语句定义逻辑功能 //用always块描述逻辑功能 always @ (敏感信号表达式) begin //过程赋值 //if-else，case语句 //while，repeat，for循环语句 //task，function调用 end //调用其他模块 调用模块名module_name 例化模块名 (端口列表port_list ); //门元件例化 门元件关键字 例化门元件名 (端口列表port_list); endmodule 5.4 Verilog语言要素 Verilog 程序由符号流构成，符号包括 空白符（White space） 注释（Comments） 操作符（Operators） 数字（Numbers） 字符串（Strings） 标识符（Identifiers） 关键字（Keywords）等 ◆ 整数 ◆ 实数 ◆ 字符串 整数（integer） 整数