max2769使用手记.docVIP

一、Max2769芯片管脚说明： PIN NAME FUNCTION 1 ANTFLAG 有源天线逻辑输出标志位，高电平说明一个有源天线连接到ANTBIAS管脚 2 LANOUT LAN输出，LAN输出阻抗匹配50欧 3 ANTBIAS 有缓冲的电源电压输出，提供一个电源电压偏置给额外的有源天线。 4 VCCRF RF部分电源电压，并行接一个100nf和100pf的电容到地，尽量靠近此管脚 5 MIXIN 混频器输入，内部阻抗匹配50欧 6 LD Locked-Detector CMOS逻辑输出，逻辑高电平表明PLL锁定。 7 SHDN 运行控制逻辑输入，逻辑低电平表明关闭整个器件。 8 SDATA 3线串行接口中的数字数据输入 9 SCLK 3线串行接口中的数字时钟输入，低电平有效，在SCLK的上升沿锁存DATA数据 10 CS 3线串行接口中的片选逻辑输入，设置CS为低则允许串行数据移位，设置为高则加载数据完成 11 VCCVCO VCO电源电压，接100nf的电容到地 12 CPOUT Charge-Pump输出，具体连接见典型电路连接图 13 VCCCP PLL Charge-Pump电源电压，接100nf的电容到地 14 VCCD 数字电路电源电压，接100nf的电容到地 15 XTAL XTAL或者相关振荡器输入，直接连接到XTAL，假如连接TCXO，则用一个隔直流的电容与其相连接 16 CLKOUT 参考时钟输出 17 Q1 Q通道电压输出，Q通道ADC输出的bit1和bit0，或者是1bit有限差分逻辑输出，或者是模拟差分电压输出 18 Q0 19 VCCADC ADC电源电压，接100nf的电容到地 20 I0 类似17和18管脚 21 I1 22 N.C 不连接任何东西 23 VCCIF IF部分电源电压，接100nf的电容到地 24 IDLE 运行控制逻辑输入，逻辑低电平使得进入IDLE模式，XTAL振荡器工作，其他模块均停止 25 LAN2 LAN输入口2，此管脚通常用于有源天线，内部阻抗匹配50欧 26 PGM 逻辑输入，用一个串行接口接地，A logic-high allows programming to 8 hard-coded by device states connecting SDATA, CS, and SCLK to supply or ground according to Table 3. 27 LAN1 LAN输入口1, 此管脚通常用于无源天线，见具体连接电路 28 N.C 不连接 EP 裸露焊盘(Exposed Paddle), 二、细节描述（Detail Description）： 1、“LNA的输入”需要一个“交流耦合电容”，“配置寄存器1”里的“LNAMODE位”控制“两种LNA的模式”； 2、“LNA的输出”与“混频器的输入”之间要使用“SAW滤波器”； 3、通过“串行接口”来设置“配置寄存器3”中的“GAININ位”来编程设置PGA增益（将配置寄存器2里的AGCMODE位设置为10----直接通过3线接口控制PGA增益）； 通过配置寄存器1中的F3OR5位来选择基带滤波器的阶数，通过FBW位来控制带宽。 5、典型电路连接图： 6、具体电容电阻典型值： 7、SPI配置寄存器说明: Register Address Function Default CONF131:0 0000 Configures Rx and IF sections, sets antenna bias and LNA autoselect A2919A3 CONF231:0 0001 Configures AGC and output format 055028C CONF331:0 0010 Configures PGA, and details of AGC, filtering, and data streaming EAFE1DC PLLCONFIG 31:0 0011 Sets PLL, VCO, and CLK settings 9EC0008 DIV31:0 0100 Sets PLL main and reference division ratios 0C00080 FDIV31:0 0101 Sets PLL fractional division ratios 8000070 STRM31:0 0110 Configures DSP interface frame streaming 8000000 CLK31:0 0111 Sets fractional clock