DSP理论、技术及其应用.pptVIP

DSP ：4-2 4-2 Architecture of DSP Device Havade Architecture DSP 56824 Motorola X data bus Y data bus X0 X1 Y0 Y1 Multiply 16 16 alu 32 A B 36 36 16 16 rounding 16x16 DSP ：4-2 4-2 Architecture of DSP Device Havade Architecture Von Neuman Architecture DSP ：4-2 4-2 Architecture of DSP Device Architecture 各种不同型号的DSP器件，其中要区别在于所使用的CPU内核、内部总线电路结构和存储器控制结构。这是体现DSP器件的三个重要特性。 对于DSP器件来说，作为一种微处理器，CPU是实现其各种功能和技术特性的核心部分，总线电路则决定了系统的基本结构和工作方式，存储器电路在总线结构控制下，确定了系统的数据I/O方式。这三个方面共同决定了数据处理器件的工作速度、寻址方式和数据I/O能力。 对于TMS320系列DSP器件来说，同一系列的DSP器件所使用的是相同的CPU，只是总线电路和存储器电路结构有所不同。 DSP ：4-2 4-2 Architecture of DSP Device TMS320C5410 乘法累加器MAC结构示意 DSP ：4-2 4-2 Architecture of DSP Device TMS320C5410 寄存器映射结构示意 DSP ：4-2 4-2 Architecture of DSP Device TMS320C5410 寄存器映射逻辑电路 DSP ：4-2 4-2 Architecture of DSP Device Parameters 参数名称 数值 工作频率 100（MHz） 指令执行速度(每秒百万条指令) 100（MIPS） 周期时间 10（ns） 数据/程序存储器 64K/8M RAM 空间 64K（字） ROM 16K（字） DMA通道 6 通道（由外部） 定时器个数 1 串行接口数 3 带缓冲串行接口数 3 个McBSPs 并行通信接口COM HPI 8 提供初始装载器（Boot Loader） YES 内核电源电压 2.5 V IO口电压 3.3 V TMS320C5410 DSP ：4-2 4-2 Architecture of DSP Device TMS320C54x DSP ：4-2 4-2 Architecture of DSP Device TMS320C54x 1．程序总线PB PB的功能是传送由程序存储器取出的指令操作码和立即数。PB总线可将程序空间的操作数据送至数据空间的目的地址以执行数据移动指令。这一特性与一个机器周期可实现寻址两次的存储器——双端口RAM（Dual Access RAM，DARAM）相结合，支持像FIRS等单周期、3操作数指令的执行。 DSP ：4-2 4-2 Architecture of DSP Device TMS320C54x 2．3条数据总线CB、DB和EB 这些数据总线分别与不同的功能单元相连（如CPU、数据地址发生逻辑DAGEN、程序地址发生逻辑PAGEN、片内外设及数据存储器等）。这三条总线中CB和DB用于从数据存储器读出数据，EB用于传送将写入存储器的数据。C54x还有供片内外设器件通信的片内双向总线，双向总线通过CPU接口内的总线交换器与DB总线和EB总线相连。利用双向总线访问需2个或更多的周期。由此可见，DSP处理系统中应当尽量避免器件内外的大量数据交换，以保证系统高速特性。 3．4条地址总线PAB、CAB、DAB和EAB 这是用于提供执行指令所需地址的四条地址总线。C54x利用辅助寄存器算术单元（ARAU0和ARAU1）可在每个周期产生两个数据存储器地址。C54x使用两个辅助寄存器算术单元，可以在每个周期最多能产生2个数据存储器地址。 DSP ：4-2 4-2 Architecture of DSP Device TMS320C54x C54X的寻址方式分为数据寻址方式和程序寻址方式，数据寻址方式有： 1）立即数寻址，即在指令中直接包含了所需要的操作数。 2）绝对寻址，即在指令中包含所要寻址的存储单元的地址。 3）累加器寻址，用累加器的数值作为地址来读取数据。 4）直接寻址，指令中包含数据存储器地址的低7位，而高9位地址由页面指针DP或堆栈指针SP提供（由ST1中的CPL为决定）。 5) 间接寻址，根据辅助寄存器（AR0—AR7）的内容来寻址存储器映射寄存器寻址，地址的低7位来自指令或某个辅助寄存