硬件描述语言教学大纲.doc

《硬件描述语言》教学大纲 课程编号：MI3221025 课程名称：硬件描述语言 英文名称：Hardware Description Language 学时： 42 学分： 2.5 课程类型：限选 课程性质：专业课 适用专业：集成电路设计与集成系统 先修课程：数字电路与逻辑设计 开课学期：5 开课院系：微电子学院 一、课程的教学目标与任务 目标：掌握运用硬件描述语言（HDL）进行集成电路设计的基础知识和基本技能，为数字集成电路设计打下良好的基础。 任务：掌握硬件描述语言要素和词法，熟悉行为级描述、结构级描述和开关级描述的要求和特点，掌握采用硬件描述语言描述各层次的方法，了解集成电路层次化设计的思想。 二、本课程与其它课程的联系和分工 本课程的先修课程为数字电路与逻辑设计。通过数字电子线路的学习，初步了解数字电路的基本类型、逻辑表达、电路形式和性能指标，有助于理解本课程所涉及的三个层次的描述方法和单元电路的描述实例，进一步体会硬件描述语言的灵活性、高效性。 三、课程内容及基本要求 (一) HDL语言概述（4学时） 具体内容：HDL的发展历程，Verilog HDL与VHDL的比较，基于HDL的集成电路设计流程，HDL在集成电路设计中的作用。 1.基本要求 了解HDL的发展过程、Verilog HDL与VHDL的比较。 了解基于HDL的集成电路设计流程。 2.重点、难点 重点：基于HDL的集成电路设计流程，Verilog HDL与VHDL的性能对比。 难点：Verilog HDL与VHDL的性能对比。 （二）Verilog HDL要素（14学时） 具体内容：模块的构成、定义与调用，常量、变量和运算符，连线和寄存器，运算优先级。 1.基本要求 掌握Verilog HDL模块的定义与调用方法。 掌握Verilog HDL基本词法。 2.重点、难点 重点：常量、变量和运算符，连线和寄存器，模块的定义与调用。 难点：模块的定义与调用。 （三）Verilog HDL行为级描述（12学时） 具体内容：块语句，过程语句，赋值语句，高级程序语句，任务与函数的定义与区别，系统任务与系统函数，编译向导。 1.基本要求 （1）掌握块语句，过程语句，赋值语句，高级程序语句。 （2）掌握系统任务与系统函数。 2.重点、难点 重点：块语句，过程语句，赋值语句，高级程序语句，系统任务与系统函数。 难点：系统任务与系统函数。 （四）Verilog HDL结构级描述（12学时） 具体内容：基本门级元件，延时表示，时序检测；基本开关级元件，开关级描述应用。 1.基本要求 （1）掌握RTL级及门级描述。 （2）掌握开关级描述。 2.重点、难点 重点：基本门级元件的描述方法，延时的描述方法和开关级描述。 难点：电路结构的选取和描述方法。 四、教学安排及方式 总学时 42 学时，讲课 30 学时，上机 24/2 学时 教学环节 教学时数 课程内容 讲 课 实 验 习 题 课 讨 论 课 上 机 参观或 看录像 小 计 HDL语言概述 4 4 Verilog HDL要素 10 8 14 Verilog HDL行为级描述 8 8 12 Verilog HDL结构级描述 8 8 12 五、考核方式 笔试（闭卷）。 各教学环节占总分的比例:平时测验及作业：50%，期末考试：50% 六、推荐教材与参考资料 Michael D.Ciletti，《VerilogHDL高级数字设计》（第一版），北京：电子工业出版社，2005年1月。 （执笔人：刘毅 审核人：高海霞） 2