微电子-06MOSFET及相关器件.pptVIP

本节内容 MOS二极管 MOSFET基本原理 MOSFET按比例缩小 CMOS与双极型CMOS 绝缘层上MOSFET MOS存储器结构 当短沟道MOSFET的漏极电压由线性区增至饱和区时，其阈值电压下降将更严重．此效应称为漏极导致势垒下降． 数个不同沟道长度的n沟道器件的源极与漏极间的表面电势如图所示，点线为VDS=0，实线为VDS0．当栅极电压小于VT时，p-型硅衬底在n+源极与漏极间形成一势垒，并限制电子流由源极流向漏极． 漏极导致势垒下降(DIBL) MOSFET按比例缩小 DIBL造成在SiO2/Si的界面形成漏电路径．当漏极电压足够大时，可能也会有显著的漏电流由源极经短沟道MOSFET的本体流至漏极，此亦可归因于漏极结耗尽区的宽度会随着漏极电压增加而扩张． 在短沟道的MOSFET中，源极结与漏极结耗尽区宽度的总和与沟道长度相当．当漏极电压增加时，漏极结的耗尽区逐渐与源极结合并，因此大量的漏极电流可能会由漏极经本体流向源极，因此，器件将会有非常高的漏电流，这也显示出本体穿通效应相当显著，栅极不再能够将器件完全关闭，且无法控制漏极电流．高漏电流将限制短沟道MOSFET器件的工作． 本体穿通(punch-through) MOSFET按比例缩小 当器件尺寸缩减时,必须将短沟道效应降至最低程度,以确保正常的器件特性及电路工作.