5.4 硬布线控制器与门阵列控制器.pptVIP

101 5.4 硬布线控制器与门阵列控制器 5.4.1 硬布线控制器 1．硬布线控制基本方法 硬布线控制是早期推出的设计计算机的一种方法。硬布线控制器所产生的控制计算机各部分操作所需的控制信号是由直接连线的逻辑电路生成的，所以又称为组合逻辑控制器。 这种方法把控制部件作为产生专门固定时序控制信号的逻辑电路，而此逻辑电路则以使用最少元件和取得最高操作速度为设计目标。因为该逻辑电路是由门电路和触发器构成的复杂树形网络，所以称为硬布线控制器。这种控制部件构成后不能改变，如果想增加新的控制功能就必须重新设计和重新布线。 2．硬布线控制器结构原理 硬布线控制器主要由组合逻辑网络、指令寄存器和指令译码器、节拍电位／节拍脉冲发生器等部分组成。其中，组合逻辑网络产生计算机所需的全部操作命令（包括控制电位与打入脉冲），是控制器的核心。硬布线控制器的结构原理如图5.29所示。 图中，组合逻辑网络的输入信号有3个来源： ①来自指令操作码译码器的输出I1～Im。 ②来自执行部件的反馈信息B1～Bj。 ③来自时序产生器的时序信号，包括节拍电位信号M1 ～Mi；和节拍脉冲信号T1 ～Tk 。 组合逻辑网络N的输出信号C1～Cn就是微操作控制信号，用来控制执行部件。 硬布线控制器的基本原理可归纳为：某一微操作控制信号C是指令操作码译码器输出 Im、时序信号（节拍电位 Mi及节拍脉冲 Tk ）和状态条件信号Bj的函数。其数学描述为： C=f（Im，Mi，Tk，Bj） 从指令流程图出发，就可以一个不漏地确定在指令周期中各个时刻必须激励的所有操作控制信号。例如，产生一次主存读操作的控制信号 C1，当节拍电位 M1＝l，取指令时被激励；而当节拍电位M4 ＝l，3条指令（LDA,ADD,SUB)取操作数时，也被激活，此时指令译码器的 LDA、ADD、SUB输出均为 1，因此，C1的逻辑表达式为： C1 ＝M1＋ M4（LDA＋ADD+AND) 控制信号一般还要考虑节拍脉冲和状态条件的约束，所以每一个控制信号Cn可以由以下形式的逻辑方程来确定： 3．硬布线控制逻辑设计中的基本步骤及相关问题 按照先后次序，硬布线控制器的基本设计过程为： （1）采用适宜的指令格式，合理分配指令操作码 （2）确定机器周期、节拍与主频 （3）确定机器周期数及一周期内的操作 （4）进行指令综合 （5）明确组合逻辑电路 总之，控制信号的设计与实现，技巧性较强，目前已有一些开发系统或工具供逻辑设计使用，但是，对全局的考虑主要依靠设计人员的智慧和经验实现。 4．硬布线控制器与微程序控制器的比较 硬布线控制器与微程序控制器相比较，除了在操作控制信号的形成方法和原理有比较大的差异外，其余组成部分并无本质差别。但是，各个控制器之间具体实现的方法与手段差别很大，这并不是由于采用硬布线控制或微程序控制引起的，而是因为实现一条指令功能的办法不是唯一的，因此，就出现了多种逻辑设计方案。 硬布线控制与微程序控制的主要差异归结为如下两点． (1)实现方式 微程序控制器的控制功能是在存放微程序的控制存储器和存放当前正在执行的微指令的寄存器直接控制下实现的，而硬布线控制的功能则由逻辑门组合实现。 （2）性能方面 在同样的半导体工艺条件下，微程序控制的速度比硬布线控制的速度低，因为执行每条微指令都要从控制存储器中读取，影响了速度；而硬布线逻辑主要取决于电路延迟，因而在超高速机器中，对影响速度的关键部分如核心部件CPU，往往采用硬布线逻辑实现。 5.4.2 门阵列控制器 由大量的与门、或门阵列等电路构成的器件，简称为门阵列器件．用门阵列器件设计的操作控制器，称为门阵列控制器。门阵列器件中有小规模、中规模集成电路制作的逻辑器件，也有大规模集成电路制作的通用可编程逻辑器件。 1．基本设计思想 采用门阵列器件设计控制器的基本设计思想与早期的硬布线控制器一样：首先写出每个操作控制信号的逻辑表达式，然后选用某种门阵列芯片，并通过编程来实现这些表达式。 例如，当用PLA器件设计微操作控制信号时，通常把指令的操作码、节拍电位、节拍脉冲和反馈状态条件作为PLA的输入，而按一定的“与－或”关系编排后的逻辑阵列输出，便是所需要的微操作控制信号。微操作控制信号C是操作码I、节拍电位M、节拍脉冲T和反馈条件B的函数即 C= f（I，M，T,B）。 设某一微操作控制信号Ci既发生在指令1（设操作码 OP为I1I2 = 11）的节拍电位M2、节拍脉冲T4时间，也发生在指令2（设