高速PCB信号完整性分析与仿真研究.pdf

高速PCB信号完整性分析与仿真 唐骏别、 园 陈丽安 (厦门理工学院，福建厦门361024) 摘要：在高速数字系统设计中，信号完整性问题已倍受关注，本文介绍了高速电路设计中的 信号完整性概念以及影响信号完整性的关键因素，并基于仿真分析的方法，发现并解决潜在 的信号完整性和电磁兼容问题． 关键词：高速电路；信号完整性；仿真：Slwave 1 引言 现代电子技术沿着高集成度、高速度方向迅速发展，印制电路板的线迹互连和板层特性 对系统电气性能的影响越来越突出，引发了很多信号完整性问题。由于高速电路中的互连线 已经成为具有分布参数的传输线，印制电路板材料的介电常数也影响着电路系统的性能，从 而出现反射、串扰、和同步开关噪声等信号完整性问题，容易引起信号失真、时序混乱、数 据错误以及系统误触发等严重的后果。信号完整性理论的逐步完善为解决这些问题提供了理 论依据，而仿真软件的发展则为电路设计者提供了强有力的工具。用基本理论作指导，仿真软 件为工具，就可以在产品生产之前尽可能早地发现信号完整性问题隐患，从而可以减小因为 信号完整性问题而导致的产品设计失败的概率，使产品一次开发成功成为可能，从而大大缩短 开发周期，降低开发成本。 2信号完整性分析 信号完整性(Signal 时序和电压做出响应的能力…。信号具有良好的信号完整性是指信号在需要的时刻必须达到 所需的电压／电平数值。信号完整性就具有两个基本条件：空间完整性和时间完整性。前者又 称为信号的幅值完整性，即为满足电路所要求的最小输入高电平和最大输入低电平；时间完 整是指为满足电路要求的最小建立和维持时间。欠佳的信号完整性问题会导致误触发、阻尼 振荡、过冲和欠冲等，这些问题将会造成电路间歇振荡和数据出错，严重肘系统将不能正常 工作。 欠佳的信号完整性并非由某单一因素所致，而往往是由板级设计中多种因素共同作用、 相互影响而产生的。随着PCB的集成度越来越高，元器件密度越来越大，信号完整性问题日 趋严重。对此，电路设计者能否处理好系统问的互连，从而解决信号完整性的问题，已是系 统设计成功的关键。同时，信号完整也有利于解决电源完整性、电磁兼容或龟磁干扰 基金资助：福建省科技计划项目——智能电器电磁兼容性能优化设计(2005F004) ·206· (EM嗍)闻题。通常，褒高速设计中，信号完整性闷题主要怠耩反映、率撬、僖号廷遴、 地弹和同步开关噪声等． 反射。所谓反射麟是传输线上的回波，信号功率经传输线达裂负载处，嚣部分功率反射 至源端。在高速的PCB中。爵线必须等效为传输线，按照传输线理论，如果源端与负载端阻 抗不遴配，就会引起反射，受载会将一部分功率反射圆源端。根据负载阻抗和源阻抗大小关 系的不同，反射电压可能为正．也可能为负。如果反射信号很强，疆加在源信号上，很可能 改变逻辑状态，导致接收数据错误．对于时钟信号，就可熊引起时钟沿不单调，进而引起误 触发。反射是一种较为普遍的现象。布线的几何形状、不正确的线端接、经过连接器的传输 及电源平面的不连续等因素的变化均会引起此类反射。 串扰。串扰是指没有电气连接的信号线之闻的感应电压昶感应电流导致的电磁耦合。电 磁能量通过互容和互感耦合会对相邻的传输线产生不期望的噪声干扰，它是由不同结构的电 磁场在两一送域里兹裰互俸雳覆产生。根据藕合的橇理不露，霹分为容性藕含I移感性藕合。 容性耦合是因为信号线间存在互容。高频电流就会从一根信号线串入另一根信号线，破坏被干 挽售号线上的信号震囊。感煎耀舍是指信号线主酶高频电流会产生磁场，从磁在其她闭合电路 中产生感生电压，破坏被干扰电路上的信号质量。印制电路板层的参数、信号线间距、驱动 端和接收端的电气特性及信号线端接方式都对串扰有一定鲍影响【2】。 倍号延迟。正常工作的电路中必须在规定的时序接收相应的数据，过长的信号延迟可能 导致时序和功能的混乱，在高速系统中，信号在器件之间的传输时闻以及同步时间很短，因 此，必须要求在极短的时间预算中满足所有门的延迟，包括建立对间，保持时间，线延迟和 偏斜。驱动过载、走线过长都会引起延迟。由于传输线上的等效电容和电感都会对信号的数 字切换产生延迟，加上反射弓|起鳃振荡回绕，使得数据信号不能满足接收端正确接收所需簧 的时间，从而导致接收错误。 趣撵。当逻辑嚣昝态都秘PCB羔麴很多数字信号阕步进行切换时，电路串大的奄涟溪动 将会在地线上引起地平面反弹噪声，简称地弹。例如，许多集成电路芯片的