EDA技术基于VHDL语言 - 20090304005254.pptVIP

EDA技术——基于VHDL语言 主讲教师：许 钢 2005. 2 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 第6讲 VHDL并行语句 　　并行语句是硬件描述语言与软件程序最大的区别所在。所有并行语句在结构体中的执行都是同时进行的，即它们的执行顺序与语句书写的顺序无关。这种并行性是由硬件本身的并行性决定的，即一旦电路接通电源，它的各部分就会按照事先设计好的方案同时工作。 VHDL有几种主要并行语句： 进程语句 块语句 并行信号赋值语句 元件例化语句 生成语句 并行过程调用语句 　　进程(Process)语句是一种并发处理语句，在一个构造体中多个Process是同时并行运行，它是VHDL语言中描述硬件系统并发行为的最基本的语句。它的特点归纳如下： 一个进程语句可以与其他进程语句并发运行； 进程语句可以存取在设计实体或构造体中定义的所有信号； 在一个进程模块内的语句都是按顺序执行的； 进程有挂起和执行两个状态，要激活进程，在进程结构中必须包含一个敏感信号列表或含一个Wait语句； 进程之间的通信是通过信号传递实现的。 进程语句 （Process） 　　块语句是将结构体中的并行语句组合在一起，其主要目的是改善并行语句及其结构的可读性，一般用于较复杂的VHDL程序中；但从综合的角度看，BLOCK语句没有实用价值。 块语句的语法描述如下： 　块标号：BLOCK 　　　说明语句； 　BEGIN 　　　并行语句; 　END BLOCK　[块标号]； 注意：块标号必须有。 块语句（Block） 　　说明语句与结构体的说明语句相同，主要是对该块所要用到的对象、其它模块等加以说明。可说明的项目有： 端口说明、类属说明； 子程序说明及子程序体； 类型说明； 常数说明； 信号说明； 元件说明等。　　 块语句（Block） 例1： ARCHITECTURE behave OF test_block IS BEGIN 　... 　p1:BLOCK 　　　BEGIN 　　　　aequalb=1 WHEN a=b ELSE 0; 　　　　agreatb=1 WHEN ab ELSE 0; 　　　　alessb=1 WHEN ab ELSE 0; 　END BLOCK; 　... END behave; 块语句（Block） 　　BLOCK是可以嵌套的，内层BLOCK块可以使用外层BLOCK块所定义的信号，而反之则不行。 例2： 　BLK1：Block 　　　　Signal qbus；std_logic_vector； 　　Begin 　　　　BLK2：Block 　　　　　　　Signal qbus：std_logic_vector； 　　　　　Begin 　　　　　　　——BLK2语句　--使用BLK1中的qbus：BLK1-qbus 　　　　End Block BLK2 　　　　　　　——BLK1语句 　End Block BLK1 （尽量不要用同名变量或信号。） 块语句（Block） 　　块是一个独立的子结构，它可以包含 Port 和 Generic 语句。这样就允许设计者通过这两个语句将块内的信号变化传递给块的外部信号，同样也可以将块外部的信号变化传递给块的内部。 　　Port 和 Generic 语句的这种性能，将允许在一个新的设计中可重复使用已有的 Block 块。在新的模块中，如果Port名和Generic名与原来的不一致时，在块中采用 Port 和 Generic 映射就可以顺利解决这个问题。 块语句（Block） 例3： Architecture cpu-blk OF cpu Is 　Signal ibus,dbus,x: tw32; Begin 　... 　ALU：Block 　　Port(abus，bbus：In tw32; 　　　　　　　　dout：Out tw32); 　　Port Map( abus=ibus, bbus=dbus, dout=x );