基于CORDIC算法的复数除法器FPGA实现.pdfVIP

《现代电子技术)2008年第 24期总第 287期 集成 电路与材料 基于CORDIC算法的复数除法器FPGA实现 王景存 ，王映波 (武汉科技大学 信息科学与工程学院 湖北 武汉 430081) 摘 要：在现代数字信号处理电路设计中，除法器有着广泛的应用。这里阐述一种复数除法器的设计思想和实现方法， 引入 CORDIC算法到复数 的除法运算 中，利用C0RDIC旋转操作来代替乘、加法操作 ，然后采用双 比特移位操作得到最终运 算结果。经cORDIC旋转后数据最多只放大 2位位宽，因此可 以减少硬件实现 中的器件迭代次数 。经过 FPGA验证结果表 明，整个设计运算速度快、节省器件 ，并且计算精度高。 关键词 ：CORDIC算法 ；除法器；FPGA；数字信号处理 中国分类号：TN710 文献标识码 ：B 文章编号：1004—373x(2008)24—027一O4 ComplexDividerFPGA ImplementationBasedonCORDICAlgorithm WANGJingcun．WANG Yingbo (CollegeofInformationScienceandEngineering，W uhanUniversityofScienceandTechnology，W uhan，430081，China) Abstract．．Inthemoderndigitalsignalprocessingcircuitdesign，thedividerhasawideapplication．A complexdivisionof thedesignthinking andmethodsaredescribed，CORDIC algorithm isapplied in thecomplexdivisionoperation，theuseof CORDIC rotatingoperationtoreplacemultiplicationandadditionoperation，finallyresultisgotbytwo—bit—shiftoperation． AfterCORDIC rotating，dataenlargedtwointerfacesatmost，therebyreducing thehardwaredevicesinthenumberofitera— tions．FPGA verificationresultsshow thatthewholedesigncomputingspeed，savingdevices，andhighprecision． Keywords：C0RDICalgorithm ；divider；FPGA ；digitalsignalprocessing 具有如下 2个重要特征 ： (1)减少运算量。乘法器、加法器是很耗器件 的， 现代数字信号处理中，通常信号以复数形式 出现并 这里运用 CORDIC算法来避免乘法操作 、减少加法 进行各种处理，这样就无法避免复数信号进行除法运 操作 ； 算 。国内外关于除法器的研究 已经进行 了很长时间，并 (2)减少迭代级数 。双比特除法算法减少 了实现 且一直都在研究发展当中[1]。目前已经有多种算法 ，比 的迭代级数 ，提高了效率 ，节省了器件 。 如：恢复余数法、不恢复余数法_2]、双 比特算法__3]、SRT 算法_4]、牛顿叠代算法 等 。在一般 的单片机 中，主要 2 复数除法器算法描述 采用恢复余数法和不恢复余数法两种算法，它们的优点 设计 的复数除法器用到了CORDIC算法和双比特 是算法简单且容易通过硬件实现，但处理速度 比较慢 。