计算机系统第3章习题解答.docVIP

第三章习题解答 [习题3.1] 设有一个两层的存储器层次结构：M1和M2。M1的命中率用h表示，并分别令c1和c2为每千字节的成本，s1和s2为存储器容量，t1和t2为存取时间。 在什么条件下，整个存储器系统的平均成本会接近于c2？ 该层次结构的存储器有效存取时间ta是多少？ 令两层存储器的速度比r=t2/t1，并令E=t1/ta为存储系统的存取效率。试以r和命中率h来表示E。 试分别画出r=5、20和100时，E和h的关系图。 如果r=100，为使E0.95，要求的命中率h是多少？ （5）中的命中率实际上很难达到，假设实际的命中率只能达到0.96。现在采用一种缓冲技术来解决这个问题。当访问M1不命中时，把包括被访问数据在内的一个数据块都从M2取到M1中，并假设被取到M1中的每个数据平均可以被重复访问5次。请设计缓冲深度（即每次从M2取到M1中的数据块的大小）。 [解答] （1）整个存储系统的平均成本为： 不难看出：当s1/s2非常小的时候，上式的值约等于c2。即：s2s1时，整个存储器系统的平均成本会接近于c2 （2） ta = h1t1 +（1 – h1）h2t2 因为h2等于1，所以ta = ht1 +（1 – h）t2 （3） (4) (5) 将数值代入E和h的关系式可以算得h99.95% 。 通过缓冲的方法，我们需要将命中率从0.96提高到0.9995。假设对存储器的访问次数为n，缓冲块的大小为m。那么，缓冲的次数为0.0005n次；所以通过对M1的命中率来列等式有： 解这个方程有： 所以要达到（5）中的访问效率，缓冲的深度应该至少是16（个数据单位）。 [习题3.3]要求完成一个两层存储系统的容量设计。第一层M1是高速缓存，其容量有三种选择：64K字节、128K字节和256K字节。第二层M2是主存储器，其容量为4M字节。分别令c1和c2是每个字节的成本，t1和t2是M1和M2的存取时间。假定c1=20c2和t2=10t1，三种容量高速缓存的命中率分别为0.7，0.9和0.98。 在t1=20ns的条件下，三种高速缓存的平均存取时间ta是多少？（注意：t1是从CPU到M1的时间。t2是从CPU到M2的时间，不是从M1到M2的时间）。 如果c2=0.2美圆/K字节，试说明整个存储器层次结构的平均字节成本。 对三种存储器的设计作一个比较，并分别按平均成本和平均存取时间指出它们性能的排列次序。再根据平均成本和平均存取时间的乘积，选择最佳设计。 [解答] （1） ta = ht1 +（1 – h）t2 =（10 – 9h）t1 ，所以 ta1 = （10 – 9*0.7）*20 = 74ns ta2 = （10 – 9*0.9）*20 = 38ns ta3 = （10 – 9*0.98）*20 = 23.6ns （2） 因为平均字节成本ca为： 将各个值代入可得：ca1=0.26美元/K字节，ca2=0.32美元/K字节，ca3=0.43美元/K字节。 （3） 按照平均成本来说ca1 ca2 ca3，按照平均存取时间来说ta3 ta2 ta1。如果根据平均成本和平均存取时间的乘积（ca1*ta1=19.24, ca2*ta2=12.16, ca3*ta3=10.15）来计算的话，则第三种方案是最佳的。 [习题3.7] [解答] 各种存储器的地址格式如下： 方式1：16个模块高位交叉 方式2：16个模块并行访问 方式3：16个模块低位交叉 方式4：2路高位交叉8路低位交叉 16个存储模块每8个组成一个大的模块： 方式5：4路高位交叉4路低位交叉 16个存储模块每4个组成一个大的模块： 方式6：4路并行访问4路低位交叉 这几种存储器都能够并行工作，因此可以提高频带宽度。 总的来说，并行访问存储器的优点是实现简单、容易，缺点是访问冲突大； 高位交叉访问存储器的优点是扩充方便，缺点是访问效率不高； 低位交叉访问存储器可以用分时的方法来提高速度，但扩充不方便。 各种存储器的频带宽度和他们的工作频率有关，在不考虑冲突的情况下，如果有足够多的独立控制电路和寄存器，那么，他们的频带宽度是相同的。 存储器的逻辑示意图略。 注意，并行访问存储器和低位交叉访问存储器很相象，只不过，并行访问存储器使用存储模块号（存储体号）来对已经输出的结果进行选择，而低位交叉访问存储器则用来生成对存储模块（存储体）的片选信号，他通过流水的方式来提高访问的速度。 [习题3.13]一个虚拟存储器按字节编址，最多有256个用户，每个用户最多要用4096页，每页1K字节。主存容量16M字节，快表按地址访问，共32个存储字，快表地址码经散列变换得到，为减少散列冲突，快表