LU分解在众核结构仿真器上的指令级调度研究 Study on Instruction Scheduling of LU Decomposition on Many-core Architecture Simulator.pdfVIP

下载本文档

3
0
约2.99万字
约 8页
2018-01-12 发布于上海
举报
版权申诉

LU分解在众核结构仿真器上的指令级调度研究 Study on Instruction Scheduling of LU Decomposition on Many-core Architecture Simulator.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

LU分解在众核结构仿真器上的指令级调度研究 Study on Instruction Scheduling of LU Decomposition on Many-core Architecture Simulator

第 23卷第 12期系统仿真学报⑥ Vb1．23NO．12 2011年 12月 JournalofSystem Simulation Dec．．2Ol1 LU分解在众核结构仿真器上的指令级调度研究余磊，刘志勇，宋风龙，一，叶笑春， (1．中国科学院计算技术研究所，系统结构重点实验室，北京 100190；2．中国科学院研究生院，北京 100039) 摘要：随着集成电路工艺的发展，众核处理器体系结构逐渐成为计算机体系结构设计者的研究热点。众核体系结构通过任务级的并行来提升整个处理器的性能。然而，指令级的并行性仍然是众核设计者需要认真考虑的问题。对浮点运算放荦和加速此进行7形式化描述，验证7进行指令级调度的必要性。对处理器核内流水线进行详细分析，指曲了指今级调度的一般性问题。提曲7在众核结构i使用指令级调度和软件流水的方法，针对Splash2程序集里的LU分解算法。使用众核结构的硬件支持，在 ScratchedPadMemor)／(SPM)上给曲7调度指令的方案。在众核仿真器Godson—T上仿真7经过指令级调度后的算法，当使用64个线程处理512~512的矩阵时，程序性能达到调度前性能的4倍，关键词：计算机体系结构；众核；加速比；指令级并行；LU分解中图分类号：TP301 文献标识码：A 文章编号：1004—731X(2011)12—2603．08 StudyonInstructionSchedulingofLU Decomposition onM any-coreArchitectureSimulator YULei ，LIUZhi-yong ，SONGFeng-long ，YEXiao—chun (1．KeyLaboratoryofComputerSystemandArchitecture，InstituteofComputingTechnology，ChineseAcademyofSciences， Beijing100190，China；2．GraduateUniversityofChineseAcademyofSciences，Beijing100039，China) Abstract：W ith thedevelopmentofthetechnology ofintegratedcircuit，many-corearchitecturehas becometheresearch focus．Thetask levelparallelism improvestheperformanceofapplicationson many—corearchitecture．However,theinstructionlevelparallelism isstilltheimportantissuethatcomputer architecturesdesignermusthandle．Thefloatefficiencyandspeedupwereformalizedandthenecessityof instructionlevelschedulingwasverified．Thepipelineinthecorewasanalyzedindetailsandthegeneral problemsofPipelinewerepointedout．Theinsturctionschedulingandsoftwarepipelinemethodwere proposed．ForhteLU decompositioninSplash2,withhtehardwaresupport,themethodonScratchedPad M emorywassimulated．Th eexperimentsshow thatthespeedupca