微微机原理与接口技术总复习.docVIP

xuzhongh0733@163.com 微机原理与接口技术总复习 第1章 概述 1. 计算机系统的基本结构(5大件),微机系统的3大总线,微型计算机与其它计算机系统本质区别. 答：以微型计算机为主体，配上电源系统、输入/输出设备及相应的软件系统，就构成了微型计算机系统。 在微型计算机系统中，CPU通过总线和存储器、I/O接口相连接。计算机系统的总线分三类： 数据总线DB 地址总线AB 控制总线CB 微型计算机的特点： . 体积小、重量轻、功耗底； . 可靠性高、环境要求低； . 结构简单、通用性强； . 性价比高。 2. 基本概念:字节,字,存储方式. 1个二进制位称为1位，8个连续的二进制位组合在一起表示1个字节。通常以1个字节为基本单位对数据进行描述。 字：2个字节。 双字：4个字节。 地址是计算机原理中的一个重要的概念，不管是信息、程序还是数据，计算机都用二进制序列的形式来描述它们，并保存在计算机系统的存储器（内存—内部存储器）。 第2章 16位和32位微处理器 1. 8086常用的引脚(INTR HOLD HLDA IOW IOR MEMW MEMR ALE),只是搞清信号的含义. 答：可屏蔽中断请求信号INTR（输入）。 HOLD（输入）——保持请求信号用来申请一次直接存储器存取（DMA），高电平有效。 HLDA（输出）--CPU响应HOLD信号，高电平有效 2. 8086时序(总线时序) 8086的总线时序 ????在微机系统中，CPU是在时钟信号控制下，按节拍有序地执行指令序列。 从取指令开始，经过分析指令、对操作数寻址，然后执行指令、保存操作结果， 这个过程称为指令执行周期。 ????在一个指令执行周期中， 通过总线进行一次对存储单元或I/O端口读或写的操作过程称为总线周期。 ???? 8086系统总线周期由四个时钟组成（T1-T4）， 需要时还要加入数量不定的等待周期（Tw）。若在完成一个总线周期后不发生任何总线操作， 则填入空闲状态时钟周期（Ti）；若存储器或I/O端口在数据传送中不能以足够快的速度作出响应， 则在T3与T4间插入一个或若干个Tw 第4章 存储器与高速缓冲 1. SRAM,DRAM,EEPROM的基本性质(存储器速度,集成度,哪些适合做FLASH存储器,CACHE,主存) 答：静态随机存储器SRAM，(1) 不需要刷新，简化外围电路。(2) 内部管子较多，功耗大，集成度低。 动态随机存储器DRAM，(1) 每次读出后，内容被破坏，要采取恢复措施，即需要刷新，外围电路复杂。(2) 集成度高，功耗低。 电可擦除可编程ROM（EEPROM），E2PROM是一种在线（即不用拔下来）可编程只读存储器，它能像RAM那样随机地进行改写，又能像ROM那样在掉电的情况下所保存的信息不丢失，即E2PROM兼有RAM和ROM的双重功能特点，如图4.18所示。 E2PROM的另一个优点是擦除可以按字节分别进行（不像EPROM擦除时把整个片子的内容全变为“1”）。 CACHE模块：快速的SRAM； 主存：DRAM； 2. 存储器的组织:存储器的扩展(位扩展和字扩展) 答：扩展：使用62256（32K×8位）芯片和2164 （64K×1位）为8086CPU组织128KB存储系统。 3. 8086CPU系统存储器的主要分配原则:中断向量表的地址,BIOS的地址,主存储区地址(基本内存区),ROM区地址(高端内存区). 4. CACHE的3种组织方式 答：1、全相连方式2、直接映像方式 3、组相联方式 5. CACHE的数据更新 1)1个CPU系统的情况(1个CACHE和内存区) 2)多个CPU:多个CACHE和1个内存 答：1）由于存在CACHE，一个数据即保存在CACHE中，也保存在内存中，当数据更新时，会出现不一致性； 2）当有多个处理器时，每个处理器都有自己的CACHE，同一个内存中的数据可能会在多个CACHE系统中，当数据更新时，其一致性不能保证。 第5章 1. I/O编址方式,CPU与I/O交换数据用哪个寄存器(8位AL,16位AX). 答：8086/8088系统采用独立的I/O编址方式，即I/O端口地址与存储单元地址相互独立。规定I/O端口地址范围：0000H～FFFFH。 2. I/O地址译码器的设计. 3. I/O数据的类别:数据信息,状态信息,控制信息.基本的I/O端口数