原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
中北大学2007-08硬件描述语言试题1
中 北 大 学
试题答案及评分标准
硬件描述语言及器件 课程
（课程名称须与教学任务书相同）
2007/2008 学年 第 一 学期
试题类别 A
拟题日期 2008-1-6 拟题教师 李圣昆
课程编号 教师编号 1180011
使用班级 2/3
备注：试题答案要求按指定规格计算机打印，并将其文本与电子稿一并上交：
① 校级考试课程交评估与考试中心命题科；
② 院级考试课程交院教务科。
2007/2008 学年第 一 学期末考试试题答案及评分标准
（A卷）
硬件描述语言及器件
使用班级2/3
总分 得分
一、 填空题（20分,每空格1分）
1、VHDL是否区分大小写？ 不区分 。
2、digital_ _8标识符合法吗？ 不合法 。12_bit标识符合法吗？ 不合法 。
signal标识符合法吗？ 不合法 。
3、结构体有三种描述方式，分别是 数据流 、 行为 、
和 结构化 。
4、请分别列举一个常用的库和程序包 library ieee 、 use ieee.std_logic_1164.all 。
5、一个信号处于高阻（三态）时的值在VHDL中描述为 ‘Z’ 。
6、将一个信号width定义为一个4位标准逻辑向量为
signal width : std_logic_vector(3 downto 0) 。
7、/=是 不相等 操作符，功能是 在条件判断是判断操作符两端不相等 。
8、设D0为0, D1为1, D2为1, D3为0, D3 D2 D1 D0的运算结果是
“0110” ，（D3 or D2）IC芯片
极大减小电路的面积，降低功耗，提高可靠性 （1）
具有完善先进的开发工具
提供语言、图形等设计方法，十分灵活
通过仿真工具来验证设计的正确性 （2）
可以反复地擦除、编程，方便设计的修改和升级 （3）
灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间 （4）
保密性好 （5）
4、试比较moore状态机与mealy状态机的异同。
Moore输出只是状态机当前状态的函数 （3）
Mealy输出为有限状态机当前值和输入值的函数 （5）
得分 三、判断题（10分）
library ieee;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
以上库和程序包语句有无错误？ 有 ，有的话请在原程序相应位置改正。（2）
entity rom is
port(
addr: in std_logic_vector(0 to 3);
ce: in std_logic;
data:out std_logic_vector(7 downto 0);
)
end rom;
以上port语句有无错误？ 有 ，有的话请在原程序相应位置改正。 （4）
architecture behave of rom is
begin
process（ce,addr） （6）
begin
if ce=0 then
case addr is
when 0000=
data
when 0001=
data
when 0010=
data
when 0011=
data
when 0100=
data
when 0101=
data
when 0110=
data
wh
文档评论（0）