微处理器的引脚.pptVIP

2.4 8086/8088 微处理器子系统 2.4 8086/8088 微处理器子系统 2.4.1 8086/8088 微处理器的引脚及功能 8086/8088 CPU是16位微处理器，对外信号应包含16条 数据线，20条地址线，以及若干控制信号。 为了减少芯片引脚数量，部分引脚采用分时复用的 方式，构成40条引脚的双列直插式封装。 按传输方向划分，CPU引 脚信号有以下几种类型： 输出：信号从CPU向 外部传送； 输入：信号从外部送入 CPU； 双向：信号有时从外部 送入CPU，有时从CPU 向外部传送； 1、地址与数据信号引脚 （1）AD15～AD0（Address Data Bus） （2）A19/S6～A16/S3（Address/Status） 2、读写控制信号引脚 读写控制信号用来控制CPU对存储器和I/O接口的读写过程： 数据传输方向（读/写）； 传输种类（存储器还是IO设备）； 读写方式（奇地址字节/偶地址字节/字）； 存储器/IO设备是否准备好的状态信号； 3、中断控制信号引脚 4、DMA控制信号引脚 5、其他引脚 6、最大模式下的24-31引脚 7、8088CPU的引脚 CPU及其外围支持芯片合称为微处理器子系统。 外围芯片的作用是： 支持CPU访问内存与I/O接口，完成指令功能。 8086/8088 CPU设置有两种工作模式： 最小工作模式： 系统中只有一个8086/8088处理器； 所有的总线控制信号都由8086/8088 CPU直接产生； 也称单处理器模式。 最大工作模式： 系统内可以有一个以上的处理器，除了8086/8088作为“中央处理器”之外，还可以配置用于数值计算的8087“数值协处理器”和用于I/O管理的“I/O协处理器”8089； 各个处理器发往总线的命令统一送往“总线控制器”，由它“仲裁”后发出。 CPU两种工作模式由MN/MX引脚决定。 最大模式是一个多处理器系统，需要解决主处理器和协处理器之间的协调和对系统总线的共享控制问题。 硬件方面，增加了一个总线控制器8288，由8288对各处理器发出的控制信号进行变换和组合，最终由8288产生总线控制信号，而不是由CPU直接产生（这是与最小模式不同的）。 2.6 8086/8088 CPU的工作时序 1、指令周期 CPU执行一条指令的时间（包括取指令和执行 该指令所需的全部时间）称为一个指令周期。 2、总线周期 CPU通过外部总线对存储器或I/O端口进行一次 读/写操作的时间称为总线周期。 8086／8088CPU的一个基本的总线周期由4个时钟周期 组成，习惯上称之为4个时钟状态： T1状态、T2状态、T3状态、T4状态 每一个时钟状态内完成一些基本操作。 8086/8088CPU的基本操作： 1、系统的复位和启动操作 2、总线操作(读/写存储器或I/O端口) 3、暂停操作 4、中断响应操作 5、总线保持或总线请求/允许操作 8086/8088 CPU正常工作时，RESET引脚应输入低电平。 一旦RESET引脚变为高电平，CPU进入复位状态， （8086/8088CPU要求加在RESET引脚上的正脉冲信号至少维持4个时钟周期的高电平）， RESET引脚恢复为正常的低电平，CPU进入启动阶段。 在复位状态，CPU初始化，内部的各寄存器被置为初态： CS寄存器置为全“1”（FFFFH），其他寄存器清零 （0000H），指令队列清空。 当8086/8088复位后重新启动时，便从内存的FFFF0H单元 处开始执行指令。一般在FFFF0H单元存放一条无条件转移 指令，转移到系统程序——引导和装配程序（实现系统的初 始化、引导监控程序或引导操作系统等功能）。 总线操作(读/写存储器或I/O端口) 最小模式下的总线读周期 T1状态: M/IO：指出CPU是从内存还是从I/O端口读取数据，电平一直保持到总线读周期结束。 地址：CPU从（A19/S6～A16/S3）和（AD15～AD0）上发出读取存储器的20位地址或I/O端口的16位地址。 ALE：CPU从ALE引脚输出一个正脉冲作为地址锁存信号。在T1状态结束时，地址信号已稳定有效，ALE变为低电平，20位地址被锁入8282地址锁存器。 BHE：如果CPU需要从内存的奇地址单元或者奇地址的IO端口读取数据，则输出BHE（=0）信号，它表示高8位数据线上的数据有效。 DT/R：使总线收发器8286处于接收状态。 T2状态： 地址：地址信息撤消，A19/S6～A16/S3上输出状态信息 S6~S3， AD15～AD0进入高阻态，为读取数据作准备 BHE/S7: 输出状态S7 RD: 读信号RD#