Fliparound结构高速采样保持电路的设计研究.pdf

2005年11月 第十四届全国半导体集成电路、硅材料学术会议 珠海 Fl ip—around结构高速采样 保持电路的设计 朱建培姚若河张炜华吴为敬 华南理工大学物理科学与技术学院，广州 510640 摘要：分析了Flip—around结构采样保持电路产生失真的原因，采用增加哑开关管的自 举开关消除与输入有关的电荷注入和时钟馈通；采用增益增强技术提高运算放大器直流增 益，并通过调整辅助运放的负载电容大小实现主运放建立时间特性的优化。最后设计出一 个Flip—around结构的高速采样保持电路，使用Hspice对电路各个模块进行了功能仿真， 给出了整个采样保持电路的仿真结果。 关键字：采样保持； 增益增强；自举开关：时钟馈通 1．引言 采样保持电路是数模转换器的一个基本模块，它的使用可以使得ADC大部分的动态 误差得到减少。另一方面，由于整个转换器的动态范围不可能超越它的前端采样保持电路， 所以其性能影响着整个ADC的性能，要提高ADC的转换速率和线性度首先必须提高采样保 持电路的速度和线性度。 图1是F1ip-around结构采样保持电路及其控制时序。在采样周期，也就是01高电平 期间，输入电容的左极板与输入信号连接，右极板与固定的输入共模电平VCMin连接，输 入电容Cs两端的电压跟踪输入信号。为了减轻沟道电荷注入问题，al。稍微比0l早下降为 低电平，然后01变为低电平02变为高电平，输入电容的左端连接到运放的输出端，由于运 放的直流增益很大，最终两输入端的电平近似相等，运放的输出与采样到的信号相等。 。1，厂] 厂 。1 n厂 。2] 厂] (a) (b) 图l charge—transferring结构采样保持电路及控制时序 Flip—around结构采样保持电路有两个优点[3]。第一是功耗小，这是由于当忽略寄 同的闭环带宽，理论上前者需要的GBW(增益带宽积)只有后者的1／2，这样可以极大地减 少功耗。第二是低噪声，理论上由于F1ip—around结构的采样保持电路的B值较大，在保 持期间这种结构的采样保持电路可以把放大器的噪声功率减小一半。然而实际情况下由于 寄生电容的影响，Flip-around结构的采样保持电路的反馈系数不能达到l，从而导致其功 耗与噪声性能与理论分析结果有较大的差距。 2、F1ip-around结构采样保持电路的设计 2．1自举开关的设计 在采样保持电路中开关对减小电路的失真起着十分重要的作用，而且整个电路的精 度和信号带宽都会受到失真的限制。这是由于实现开关功能的晶体管的导通电阻值＆。是该 管源漏极电压的函数，随输入信号的变化而变化，引入非线性失真，而且较大的导通电阻 严重限制了输入信号的带宽范围。处于采样模式下的采样保持电路如图2所示，可以看出， 该电路可以看作一个低通滤波器，这样电路能采样到的最大频率就受到了限制，其3dB带 ．329． 2005年11月 第十四届全国半导体集成电路、硅材料学术会议 珠海 1 ， ，1、 ．73皿一—2万Ro,v(C,+—Cpl+Cp2) 。1’ Vi n——~^Ⅳ——r番鼗奚I 牛c8 ”％％(w11)(Vg,。％)