原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
第12章 实用电路模块设计
EDA技术与VHDL ;12.1 步进电机细分驱动控制 ;12.1 步进电机细分驱动控制 ;12.1 步进电机细分驱动控制 ;12.1 步进电机细分驱动控制 ;12.1 步进电机细分驱动控制 ;12.1 步进电机细分驱动控制 ;【例12-2】--元件DEC2
LIBRARY IEEE ;
USE IEEE.STD_LOGIC_1164.ALL ;
ENTITY Dec2 IS
PORT ( CLK : IN STD_LOGIC;
A : IN STD_LOGIC_VECTOR(1 DOWNTO 0) ;
D : OUT STD_LOGIC_VECTOR(3 DOWNTO 0) ) ;
END ;
ARCHITECTURE one OF Dec2 IS
SIGNAL CQ : STD_LOGIC_VECTOR(1 DOWNTO 0);
BEGIN
PROCESS( CQ )
BEGIN
CASE CQ IS
WHEN 00 = D = 1001 ;
WHEN 01 = D = 1100 ;
WHEN 10 = D = 0110 ;
WHEN 11 = D = 0011 ;
WHEN OTHERS = NULL ;
END CASE ;
END PROCESS ;
PROCESS(CLK)
BEGIN
IF CLKEVENT AND CLK = 1 THEN CQ = A; END IF;
END PROCESS;
END ; ;【例12-3】 --元件CNT24
LIBRARY IEEE; -- 24进制计数器
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT24 IS
PORT ( CLK,EN, U_D : IN STD_LOGIC;
CQ : OUT STD_LOGIC_VECTOR(4 DOWNTO 0));
END CNT24;
ARCHITECTURE behav OF CNT24 IS
SIGNAL CQI : STD_LOGIC_VECTOR(4 DOWNTO 0);
BEGIN
PROCESS(CLK, EN, U_D)
BEGIN
IF EN = 1 THEN CQI = CQI;
ELSIF CLKEVENT AND CLK = 1 THEN
IF U_D = 1 THEN CQI = CQI + 1;
ELSE CQI= CQI-1; END IF;
END IF;
END PROCESS;
CQ(4 DOWNTO 0) = CQI;
END behav;;【例12-4】 --5位地址线ROM3中的数据: pwm_1.mif
WIDTH = 16;
DEPTH = 32;
ADDRESS_RADIX = HEX;
DATA_RADIX = HEX;
CONTENT BEGIN
0:f000; 1:f600; 2:f900; 3:fc00; 4:ff00; 5:cf00; 6:9f00; 7:6f00; 8:0f00;
9:0f60; a:0f90; b:0fc0; c:0ff0; d:0cf0; e:0af0; f:06f0; 10:00f0; 11:00f6;
12:00f9;13:00fc; 14:00ff; 15:00cf; 16:009f; 17:006f; 18:000f; 19:600f;
1a:900f;1b:c00f; 1c:f00f; 1d:f00c; 1e:f009; 1f:f006;
END; ;12.2 直流电机的PWM控制 ;12.2 直流电机的PWM控制 ;12.2 直流电机的PWM控制 ;【例12-5】
LIBRARY IEEE ;
USE IEEE.STD_LOGIC_1164.ALL ;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY DECD IS
PORT ( CLK : IN STD_LOGIC;
DSPY : OUT STD_LOGIC_VECTOR(1 DOWNTO
文档评论（0）