VHDL8位减法器的设计PPT.pptVIP

VHDL8位减法器的设计 一、设计要求 二、基本原理 三、设计方案及实现方法 四、设计条件 五、设计步骤 六、结果与分析 一、设计要求 1.完成8位减法器的设计 2.进行波形仿真，并分析仿真波形图，得出结论 二、基本原理 2.1半减器电路图 2.2半减器真值表 2.5全减器真值表 三、设计方案及设计方法  1、用VHDL语言设计一个半减器，并进行编译仿真；   2、在半减器的基础上，利用元件例化语句，设计一个一位的全减器，并编译仿真；  3、在全减器的基础上，利用元件例化语句，编写8位减法器程序，再进行编译仿真，可以验证设计。 四、设计条件 1.计算机 2.Quartus Ⅱ 五、设计步骤 5.1半减器的设计 半减器的源程序如下： 5.2全减器源程序如下： 5.3减法器源程序如下： 5.4仿真波形 谢谢大家