11计算机电路基础（加法器、数据选择器、数值比较器）.pptVIP

并行进位加法器（74LS283加法器的逻辑符号） 4位数值比较器(7485比较器逻辑符号) * * 一、加法器 二、数据选择器 三、数值比较器 1 1 0 1 1 0 0 1 + 举例：A=1101, B=1001, 计算A+B 0 1 1 0 1 0 0 1 1 加法运算的基本规则： （1）逢二进一。 （2）最低位是两个数最低位的相加，不需考虑进位。 （3）其余各位都是三个数相加，包括加数、被加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、向高位的进位。 加法器 两个一位二进制数相加，只求本位和 ，不考虑低位的进位信号。 变量只取0和1; 逢二进位。 二进制加法： 1 + 1 0 本位加数 S:本位和 1 C :进位 一、半加器 逻辑图 =1 A B S C ? ? ∑ A B C S 逻辑符号 逻辑式 真值表 A---加数；B---被加数；S---本位和；C---进位。 CO 二、全加器 能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。 Ai、Bi：加数， Ci-1：低位来的进位，Si：本位的和， Ci：向高位的进位。 全加器的逻辑图和逻辑符号 实现多位二进制数相加的电路称为加法器。 1、串行进位加法器 三、加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入，最低位的进位输入接地。 特点：进位信号是由低位向高位逐级传递的，运算速度教慢。 2、并行进位加法器（超前进位加法器） 进位生成项 进位传递条件 进位表达式 本位和表达式 4位超前进位加法器递推公式 超前进位加法器的特点：运算速度快 第i位的进位输入信号 Ci在加数和被加数输入的情况下，一定能由Ai和Bi唯一确定，所以进位输入信号可以同时被获得，而无需再从最低位开始向高位逐级传递进位信号。 74LS283 S3 S2 S1 S0 CI CO B0 B1 B2 B3 A0 A1 A2 A3 其中：A0-A3， B0-B3是两个四位二进制的加数和被加数； CI为进位输入，CO 为进位输出； S0-S3为四位和的输出。 为扩充相加数的位数，可将多片低位加法器级联。 例：4片74283级联成16位二进制加法电路的电路为： 74283级联成16位二进制加法电路 从一组数据中选择一路信号进行传输的电路，称为数据选择器。 A0 A1 D3 D2 D1 D0 W 控制信号 输入信号 输出信号 数据选择器类似多路开关。选择哪一路信号由相应的一组控制信号控制。 数据选择器 真值表 逻辑表达式 地址变量 输入数据 由地址码决定从４路输入中选择哪１路输出。 一、4选1数据选择器 逻辑图 集成8选1数据选择器74LS151 二、集成数据选择器 74LS151的真值表 基本原理 数据选择器的主要特点： （1）具有标准与或表达式的形式。即： （2）提供了地址变量的全部最小项。 （3）一般情况下，Di可以当作一个变量处理。 　　因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。 三、数据选择器的应用 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。 一、 1位数值比较器 设A＞B时L1＝1；A＜B时L2＝1；A＝B时L3＝1。得1位数值比较器的真值表。 逻辑表达式 逻辑图 7485 A3 A2 A1 A0 B0 B1 B2 B3 A=B AB AB FAB FA=B FAB FA=B FAB FAB