串行口课件.ppt

Free template from 2.2 缓冲串行口BSP BSP的硬件部分基于标准串口，由全双工、双缓冲串口和自动缓冲单元（ABU）组成。工作在CLKOUT频率。 ABU是一个附加逻辑电路，利用专用总线控制串口直接对C54的2K字内存读写，不需要CPU干预，可以节省时间，实现串口与CPU的并行操作。 2K字RAM缓冲区长度和起始地址可编程，并可以向CPU产生一个缓冲满/空中断。 2.3 多通道缓冲串行口McBSP McBSP的硬件部分基于缓冲串口，在外部通道选择电路的控制下，采用分时方式实现多路缓冲串行通信。 VC5402有两个McBSP串口，除完成传统的同步串行通 信功能外，还可以实现多种通信接口，完成信号压扩，与 DMA共同使用时可以实现自动缓冲等。 McBSP带有帧同步信号发生器，由硬件对CPU时钟分 频，产生帧同步和位同步信号。 McBSP的硬件部分基于标准串口，功能包括： 全双工通信； 双缓冲数据发送和三缓冲数据接收寄存器，支持连续的数据流； 发送和接收有独立的时钟和帧同步信号； 可以直接与符合工业标准的编码器、AICs(模拟接口芯片)及串行A/D，D/A 器件连接； 支持多种串行协议接口通信； 128路发送和接收通道； 传输数据字长可选，包括8、12、16、20、24、32位字长； A律和μ律硬件压扩； 8位数据传输时，MSB、LSB先发送可选； 帧同步和时钟信号的极性可编程； 内部时钟和帧同步信号高度可编程。 2.3.1 McBSP---结构 图1 McBSP结构框图 控 制 通 路 数 据 通 路 输入 外部时钟 CLKS 输入/输出/高阻 发送帧同步 FSX 输入/输出/高阻 接收帧同步 FSR 输入/输出/高阻 发送时钟 CLKX 输入/输出/高阻 接收时钟 CLKR 输出/高阻 串行数据发送 DX 输入 串行数据接收 DR 工作状态 说明 引脚 2.3.1 McBSP---结构（续） 图1 McBSP结构框图 多通道选择 收发通道 内部信号产生逻辑 外部引脚 时钟、帧同步 与控制逻辑 McBSP---数据通信 图1 McBSP结构框图 CPU或DMAC能够读取数据接收寄存器DRR中的内容并向数据发送寄存器DXR中写入数据。 数据发送：DXR中的内容通过发送移位寄存器XSR移位输出到DX引脚。 数据接收： DR引脚上接收的数据总是先移位进入接收移位寄存器RSR，然后被复制到接收缓冲寄存器RBR，最后复制DRR中。 这个过程允许同时进行片内数据搬移和片外数据通信。 McBSP---控制通路 图1 McBSP结构框图 控制通路负责内部时钟产生、帧同步信号产生、信号控制和多通道选择。 两个中断和四个同步事件信号控制模块可分别向CPU发送中断信号和向DMAC发送同步事件通知。 向DMA发发送同步事件A XEVTA 向DMA发接收同步事件A REVTA 向DMA发发送同步事件 XEVT 向DMA发接收同步事件 REVT 向CPU发发送中断 XINT 向CPU发接收中断 RINT 说明 信号名称 串口控制寄存器包括McBSP的状态信息和当前操作的配置 McBSP有3个16位的串行口控制寄存器 串口接收控制寄存器SPCR1 串口发送控制寄存器SPCR2 引脚控制寄存器PCR PCR也能用于将McBSP的引脚配置为通用I/O 2.3.3 McBSP---接收发送配置寄存器 接收和发送寄存器用于配置收发操作的各种参数 接收控制寄存器RCR1、PCR2 发送控制寄存器XCR1、XCR2 例1：完成C54x与A/D转换器MAX1247串行通信的连接。 2.3.4 McBSP---连接 C5402 CLKX DX DR FSX MAX1247 SCLK DIN DOUT C/S 例2：C54x与8通道10位并行A/D转换器TLV1578串行通信的连接。 2.3.4 McBSP---连接 TMS320VC5402 A15 IS R/W XF D9~D0 INT0 ≥1 TLV1578 CS H0~CH7 WR REFP RD REFM D9~D0 INT CSTART VREFP 8路模拟输入 例3：C54x与12位4通道高性能、低功耗、高速A/D转换器TLV2544串行通信的连接。 2.3.4 McBSP---连接 TMS320VC5402 XF BDX0 BDR0 BCLKR0 BCLKX0 BI