第6章__ChipScope应用基础实验 FPGA应用技术基础教程 [电子教案].ppt

第6章__ChipScope应用基础实验 FPGA应用技术基础教程 [电子教案].ppt

  1. 1、本文档共35页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第6章__ChipScope应用基础实验 FPGA应用技术基础教程 [电子教案]

* 第6章 ChipScope 应用基础实验 重点 ChipScope Pro使用流程实验 ChipScope Pro Analyzer选项说明 ChipScope是指在线逻辑分析仪 ChipScope Pro具有传统逻辑分析仪的功能,是针对Xilinx Virtex-II Pro等系列FPGA的在线片内信号分析工具,主要功能是通过JTAG口,实时、在线、方便地观察到FPGA内部的信号,给调试、故障定位提供极大的方便。 6.1 概述 ChipScope Pro的基本原理是利用FPGA中未使用的BlockRam,根据用户设定的触发条件将信号实时的保存到这些BlockRam中,然后通过JTAG口传送到计算机,最后在计算机屏幕上显示出时序波形。 ChipScope Pro应用的方法: 用户可以使用ChipScope Pro内核生成器生成的例示代码插入HDL源程序中,从而将ICON、ILA等内核插入到设计中,也可以使用ChipScope Pro内核插入器将ICON、ILA等内核直接插入到已经综合完成的设计网表中。然后,利用ISE的综合工具进行综合布线,生成配置文件。接下来,用户就可以通过ChipScope Pro分析仪软件将配置数据流下载到待测的器件中,进行分析测试。 实验目的 6.2 ChipScope Pro使用流程实验 了解ChipScope Pro的工作流程,学会使用ChipScope Pro(本实验可以用Verilog实现)。 实验内容 (1)编写一些简单的任务在PicoBlaze上运行。 (2)用ChipScope Pro生成ILA/ICON核,并插入 到PicoBlaze设计中。 (3)在硬件上运行应用程序。 实验准备 (1)将光盘中03.Examples of Program实验程序 目录下的01.ISE9.1文件夹拷贝到E:盘根目录下。 (2)将USB下载电缆与计算机及XUPV2Pro板的J8连接好。 (3)将RS232串口线一端与计算机连接好,另一端与板卡的J11相连接。 (4)启动计算机后,将XUPV2Pro板的电源开关SW11打开到“ON”上。观察XUPV2Pro板上的+2.5V, +3.3V, +1.5V的电源指示灯是否均亮,若有不亮的,请断开电源,检查电源。 (5)打开超级终端。 1)选择“Start”→“Programs”→“Xilinx ISE9.1i”→“Project Navigator”,进入ISE的Project Navigator环境。 2)选择“File”→“Open Project”,并指向如下目录,选择“chipscope.ise”打开工程。 3)选择Project下拉菜单中的“New Source”,弹出“新资源”对话框,选择“ChipScope Definition and Connection File”,在File Name栏输入文件名称loopback_cs,如图6.1所示。 生成一个新的ChipScope Pro工程 图6.1 4)单击“Next”按钮后,弹出“Associate Source”对话框,选择“loopback”后继续单击“Next”按钮,弹出信息窗口后,单击“Finish”按钮。在工程窗口生成一个ChipScope Pro资源,如图6.2所示。 图6.2 1)如图6.2所示,在工程的“Sources”窗口双击资源操作窗口中的loopback_cs.cdc文件来打开“ChipScope Pro Core Inserter”用户接口,用户接口如图6.3所示。 修改ILA Core参数并连接 图6.3 2)单击“Next”按钮,不选择“Disable JTAG Clock BUFG”选项,单击“New ILA Unit”按钮,在左侧的窗口出现“ILA core”,U0:ILA被添加到系统中,如图6.4所示。 图6.4 3)单击“Next”按钮,选择“Enable Trigger Sequencer”和“Enable Storage Qualification”选项,“Max Number of Sequencer Levels”设置为2,然后单击“Next”按钮,如图6.5所示。 图6.5 4)按照下面设置选项,然后单击“Next”按钮,如图6.6所示。 Data Depth: 512 Sample On: Rising clock edge Data Same as Trigger Port: 不选择 Data Width: 8 图6.6 5)弹出“Net Connect

文档评论(0)

qiwqpu54 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档