- 1、本文档共60页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第11讲状态机设计
11.1 一般有限状态机的设计
11.2 Moore型有限状态机的设计
11. 3 Mealy型有限状态机的设计
11.1 一般有限状态机的设计
一般有限状态机构成:
1.状态定义
2.主控时序进程
3.主控组合进程
4.辅助进程
11.1 一般有限状态机的设计
1. 状态定义
ARCHITECTURE ...IS
TYPE FSM_ST IS (s0,s1,s2,s3);
SIGNAL current_state, next_state: FSM_ST;
...
在结构体的说明部分,对状态机的每一种状态进行定义,
为便于阅读用文字符号来表征每一个状态,即状态符号化。
在实际电路中,每一种状态是以一组触发器的
当前二进制数位的组合来表示。
11.1 一般有限状态机的设计
用户自定义语句用法
TYPE语句格式如下:
TYPE 数据类型名 IS 数据类型定义OF 基本数据类型;
TYPE 数据类型名 IS 数据类型定义;
【TYPE语句用法示例】
TYPE st1 IS ARRAY ( 0 TO 15 ) OF STD_LOGIC ; --数组类型
TYPE week IS (sun ,mon ,tue ,wed ,thu ,fri ,sat) ; --枚丼类
型
TYPE m_state IS( st0,st1,st2,st3,st4,st5 ) ;
SIGNAL present_state,next_state : m_state ; --状态定义
11.1 一般有限状态机的设计
2. 主控时序进程
主控时序 主控组合
进程 进程
图 一般状态机结构框图工作示意图
主控时序进程负责状态机运转和时钟驱动下状态转换
11.1 一般有限状态机的设计
3. 主控组合进程
主控组合进程的功能是根据外部输入的控制信号
(包括来自状态机外部的和内部其它非主控的组合或时序进程的信号)
或(和)当前状态的状态值确定下一状态的取向
(next_state的取值内容),
及确定对外输出、对内部其它组合或时序进程输出控制信号
主控时序 主控组合
进程 进程
11.1 一般有限状态机的设计
4. 辅助进程
辅助进程配合状态机的主控进程
例如完成某种算法、配合状态机工作的其他时序进程;
11.1 一般有限状态机的设计
【例1】两进程状态机设计
R=0时复位
【两进程状态机设计示例】主控时序进程+主控组合进程
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY s_machine IS
PORT ( clk, reset : IN STD_LOGIC;
state_inputs : IN STD_LOGIC_VECTOR (0 TO 1);
文档评论(0)