第五章 VHDL顺序语句 VHDL语言 教学课件 ppt.pptVIP

* * 第五章 VHDL顺序语句 5．2 流程控制语句 5．2．1 1F语句 IF语句是VHDL顺序语句中最重要的语句结构之一，它根据语句中所设置的一种或多种条件，有选择地执行指定的顺序语句。IF语句的语句结构有以下四种： (1)IF 条件句 Then 顺序语句 END IF； (2)IF 条件句 Then 顺序语句 ELSE 顺序语句 END IF； (3)IF 条件句 Then 顺序语句 ELSIF 条件句 Then 顺序语句 … ELSE 顺序语句 END IF 例5–1正是利用IF语句中的各条语句向上相与这一功能，以十分简洁的描述完成了一个8线3线优先编码器的设计，表5–1是此编码器的真值表。 表5–1 8线–3线优先编码器真值表 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 x 1 0 1 1 1 1 1 1 0 x x 1 0 0 1 1 1 1 0 x x x 0 1 1 1 1 1 0 x x x x 0 1 0 1 1 0 x x x x x 0 0 1 1 0 x x x x x x 0 0 0 0 x x x x x x x output2 output1 output0 din7 din6 din5 din4 din3 din2 din1 dn0 输 出 输 入 注：表中的“x”为任意。 LIBRARY IEEE； USE IEEE STD_LOGIC_1164．ALL； ENTITY coder IS PORT(din：IN STD_LOGIC_VECTOR(0 TO 7)； Output：OUT STD_LOGIC_VECTOR(0 TO 2))； END coder； ARCHITECTURE behav OF coder IS SIGNAL SINT：STD_LOGIC_VECTOR(4 DOWNTO 0)； BEGIN PROCESS(din) BEGIN IF (din(7)=0) THEN output = 000； ELSIF (din(6)=0) THEN output = 100； ELSIF (din(5)=0) THEN output = 010； ELSIF (din(4)=0) THEN output = 110； ELSIF (din(3)=0) THEN output = 001； ELSIF (din(2)=0) THEN output = 101； ELSIF (din(1)=0) THEN output = 011； ELSE output = 111 ； END IF； END PROCESS； END behav； 5．2．2 CASE语句 CASE语句根据满足的条件直接选择多项顺序语句中的一项执行。 CASE语句的结构如下： CASE表达式IS When选择值 = 顺序语句； When选择值 = 顺序语句； … END CASE； 多条件选择值的一般表达式为： 选择值[|选择值] 选择值可以有四种不同的表达方式： ⑴单个普通数值，如6。 ⑵数值选择范围，如(2 TO 4)，表示取值为2、3或4 ⑶并列数值，如3|5，表示取值为3或者5。 ⑷混合方式，以上三种方式的混合。 使用CASE语句需注意以下几点： (1)条件句中的选择值必在表达式的取值范围内。 (2)除非所有条件句中的选择值能完整覆盖CASE语句中表达式的取值，否则最末一个条件句中的选择必须用“OTHERS”表示， (3)CASE语句中每一条件句的选择值只能出现一次，不能有相同选择值的条件语句出现。 (4)CASE语句执行中必须选中且只能选中所列条件语句中的一条。这表明CASE语句中至少要包含一个条件语句。 例5–2描述的4选1选择器是用IF语句和CASE语句共同完成的。它是根据4位输入码来确定4位输出中哪一位输出为1。此外注意其选择表达式的数据类型是整数型。 LIBRARY IEEE； USE IEEE．STD_LOGIC_1164．ALL； ENTITY mux41