微机原理第十九次_new.pptVIP

微机原理及接口技术 输入/输出技术 I/O端口地址译码 80x86 I/O地址空间 80x86系统有独立的I/O地址空间。 在80x86系列的PC机中，I/O地址空间为0000H～FFFFH，大小为64 KB，用16位地址表示。图6.2表明了PC机中I/O的映射，其中0000H～03FFH之间的I/O空间为计算机系统和ISA总线预留，而位于0400H～FFFFH的I/O端口对于用户应用、主板功能和PCI总线是有效的。 I/O端口地址译码 80x86系列微机的I/O地址只有两种形式：8位I/O地址(称固定地址，直接存于指令中)与16位I/O地址(称可变地址，存于DX中)，分别对应直接与间接寻址(也称固定于可变端口)的I/O指令。 8位I/O端口地址出现在A15～A0的0000H～00FFH空间上，使用固定端口I/O指令访问，使用时只用00H～FFH表示，通常我们仅对A7～A0译码，将A15～A8忽略。 16位I/O端口地址译码时，A15～A0必须全部或部分使用，使用可变端口I/O指令访问。对于32位地址而言，A31～A16对于I/O地址是未定义的。 I/O端口地址译码 I/O端口地址译码时采用两种译码方式 全地址译码 部分地址译码 全地址译码时所有I/O地址线参与译码，部分地址译码时只需部分I/O地址线(如某些高位地址线)参与译码。 全地址译码使I/O设备占据I/O地址空间的惟一区域，不会造成I/O空间的浪费；部分地址译码会使I/O设备占据I/O地址空间的多个重叠区域，而重叠的地址区域不可以用于其他I/O设备，但其最大的优点是译码电路简单，由此可适当地降低成本，提高可靠性。 I/O端口地址译码 例, 使用8位I/O地址5CH选择输入端口。译码电路如图所示，采用全地址译码方式，由逻辑门器件实现。 I/O端口地址译码 例，使用8位I/O地址选择输出端口。译码电路如图6.6所示，采用部分地址译码方式(A0未参与译码)，由数字比较器实现。 当开关SW0、SW2、SW5为接通状态时，由P＝Q端得到输出端口DAH～DBH的地址译码信号。 当开关SW0、SW1、SW6、SW7为接通状态时，由P＝Q端得到输出端口3CH～3DH的地址译码信号。 I/O端口地址译码 例，使用ISA总线上10位I/O地址03C0H～03FFH选择I/O端口。译码电路如图所示，采用部分地址译码方式(A0、A1、A2未参加译码)，由ROM器件实现。 利用在ROM的特定单元(由待译码的I/O地址选定)中写入特定值(只有1个数据位为0，其余7位为1)，其他单元全部写入FFH，使得当从ROM单元读出数据时，数据线上输出的信号即可以作为I/O地址译码信号。 基本的并行输入/输出接口 并行输入接口 三态缓冲器有多种型号，74LS244是一种常用的型号，它集成了8个输入与输出同相、控制端低电平有效的三态门，可以作为8位并行输入接口。一种典型的输入接口设计如图所示。这是一个8088系统中的8位输入端口，它通过控制一个8位的三态缓冲器74LS244，在执行以下指令时可以获得8个开关的状态： IN AL，80H ； 从80H端口获得8个开关接通或断开的信息，将之存入AL寄存器中 简单的输入接口举例 并行输出接口 并行输出接口可以选用数据锁存器或三态数据锁存器。74LS273是常用的数据锁存器，而74LS374是常用的三态数据锁存器。 下图是利用74LS273设计的用于8086系统中的8/16位输出端口，可以分别给两个8位输出端口加载信息，控制每个端口连接的发光二极管亮或不亮；也可以同时给两个8位输出端口加载信息，控制16个发光二极管的亮或不亮。 程序控制I/O方式 基本输入/输出方法： 程序控制I/O方式 无条件传送方式 查询方式 中断方式 直接存储器存取（DMA）方式 程序控制I/O方式 无条件传送方式 输入接口设计 对于简单的输入设备，在硬件上只需要设计一个数据输入接口即可以将该外设与CPU连接起来。可实现数据输入接口的器件有三态门，如74LS244。　 下面以开关为例，说明用无条件传送方式如何实现将外设数据输入到CPU。由于微机系统采用总线结构，系统中的所有设备均通过总线相互连接，故开关只需要与微机系统总线相连，即可以通过总线与CPU连接起来。 程序控制I/O方式 适用于总是处于准备好状态的外设 以下外设可采用无条件传送方式： 开关 发光器件(如发光二极管、7段数码管、灯泡等) 继电器 步进电机 优点：软件及接口硬件简单 缺点：只适用于简单外设，适应范围较窄 程序控制I/O方式 开关的接通与断开状态已通过图中电路转换为计算机能够接收的0或1信息，此信息加载在三态门的输入端。当三态门的控制端出现有效的低电平时，三态门被有效地打开，输入端的数据传递到输出端，加载至微机系统的数据总