fpga乘法器的应用.pdfVIP

最近看到别人做乘法器，自己也想试一试，上网找到特权同学的乘法器的 视频讲解，但是对于我等初学者，还是搞不懂。经过一天的分析和整理，终于 明白了，想分享给那些和我一样的菜鸟。 这是两个4 位ain,bin 结果为8 位yout 的例子。 module mux_4( Clk,Rst_n, start,ain,bin,yout,done ); input Clk; //芯片的时钟信号。 input Rst_n; //低电平复位、清零信号。定义为 0 表示芯片复位；定义为 1 表示复位信号无效。 input start; //芯片使能信号。定义为 0 表示信号无效；定义为 1 表示芯片读入输入管脚得乘数和 被乘数，并将乘积复位清零。 input[3:0] ain; //输入 a （被乘数），其数据位宽为4bit. input[3:0] bin; //输入 b （乘数），其数据位宽为4bit. output[7:0] yout; //乘积输出，其数据位宽为 8bit. output done; //芯片输出标志信号。定义为 1 表示乘法运算完成. reg[3:0] areg; //乘数 a 寄存器 reg[3:0] breg; //乘数 b 寄存器 reg[7:0] yout_r; //乘积寄存器 reg done_r; reg[4:0] i; //移位次数寄存器 reg [4:0]yout_r1; // //数据位控制 always @(posedge Clk or negedge Rst_n) if(!Rst_n) i = 5d0; else if(start i 5d5) i = i+1b1; else if(!start) i = 5d0; // //乘法运算完成标志信号产生 always @(posedge Clk or negedge Rst_n) if(!Rst_n) done_r = 1b0; else if(i == 5d4) done_r = 1b1; //乘法运算完成标志 else if(i == 5d5) done_r = 1b0; //标志位撤销 assign done = done_r; // //专用寄存器进行移位累加运算 always @(posedge Clk or negedge Rst_n) begin if(!Rst_n) begin //复位 ，被乘数 ，乘数 ，结果为 0 areg = 4d0; breg = 4d0; yout_r = 8d0; end else if(start) begin //启动运算 if(i == 5d0) begin //锁存乘数、被乘数 areg = ain; breg = bin; end else if(i 5d0 i 5d4) begin//进行三次移位 if(areg[i-1])begin yout_r1 =yout_r [6:3]+breg; yout_r = {1b0,yout_r1,yout_r [2:1]}; //累加并移位 end else yout_r = yout_r 1; //移位不累加 end else if(i == 5d4 areg[3]) yout_r [7:4]=yout_r [7:4]+breg; //累加不移位 end end assign yout = yout_r; endmodule （1）两个n 位的数据相乘，结果最多为n+n 位;两个4 位的数据相乘，结果最 多为8 位;例如1111X1111 （2）两个n 位的数据相乘需要移位n-1 次