第六讲 组合逻辑电路设计(2学时).pdf

  1. 1、本文档被系统程序自动判定探测到侵权嫌疑,本站暂时做下架处理。
  2. 2、如果您确认为侵权,可联系本站左侧在线QQ客服请求删除。我们会保证在24小时内做出处理,应急电话:400-050-0827。
  3. 3、此文档由网友上传,因疑似侵权的原因,本站不提供该文档下载,只提供部分内容试读。如果您是出版社/作者,看到后可认领文档,您也可以联系本站进行批量认领。
查看更多
第六讲 组合逻辑电路设计(2学时)

EDA技术 讲授:伍宗富 《E D A 技术》课程教学 讲授:伍宗富 湖南文理学院电气与信息工程学院 2010年4月27 日星期二 EDA技术 讲授:伍宗富 第六讲 组合逻辑电路设计 教学目的:使学生掌握组合逻辑电路的设计方法。 教学重点:CPLD/FPGA器件实现组合逻辑电路;编码器、译码器。 教学难点:VHDL与CPLD/FPGA工程实现。 教学方法:讲授法、计算机辅助法。 课时计划:2学时 使用教材:EDA技术及应用.谭会生等.西安:西安电子科技大学出版社 主要参考文献: [1] 徐光辉等.CPLD/FPGA的开发和应用[M].北京:电子工业出版社 [2] 侯伯亨等.VHDL硬件描述语言与数字逻辑电路设计[M].西安:西安电子科技大学出版社 [3] [4] 周立功等.SOPC嵌入式系统基础教程[M].北京:北京航空航天大学出版社 EDA技术 讲授:伍宗富 课题:组合逻辑电路设计 一、VHDL编程设计 二、VHDL 实际应用 三、基本门电路设计 四、四选一选择器电路设计 五、三态门及总线缓冲器电路设计 六、课堂小结 七、作业 EDA技术 讲授:伍宗富 EDA技术 讲授:伍宗富 3个二进制输入端A ,B,C和8 个译码输出端y ~y 。 0 7 对输入A ,B,C的值进行译码, 确定输出端y ~y 的哪一个输出端变 0 7 为有效(低电平),从而达到译码 的目的。 EN使能输入脚为方便译码器的 控制或便于将来扩充用。 EDA技术 讲授:伍宗富 表1 3-8线译码器的真值表 EDA技术 讲授:伍宗富 (2 )译码器的VHDL编程 EDA技术 讲授:伍宗富 EDA技术 讲授:伍宗富 EDA技术 讲授:

文档评论(0)

jiupshaieuk12 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:6212135231000003

1亿VIP精品文档

相关文档